Арифметичний співпроцесор 8087

Арифметичний співпроцесор працює тільки спільно зі схемою МП 8086. Однойменні виводи обох схем об'єднуються. На кристалі співпроцесора розташовуються 86 тис. активних елементів.

Арифметичний співпроцесор 8087 дозволяє обробляти цілі двійкові числа, представлені в трьох форматах, двійково-десяткові і дійсні числа з плаваючою точкою. Загальне число форматів - 7. Використання співпроцесора дозволяє підвищити швидкодію приблизно на 2 порядки.

Найменування форматів і діапазони подання чисел представлені в таблиці 1.5.

Таблиця 1.5

Найменування	Розрядність	діапазон
ЦС	Ціле слово	2Б	±10^4
КЦ	Коротке слово	4Б	±10^9
ДЦ	Довге слово	8Б	±10^18
DD	Десяткове	10Б	±10^18
КД	Коротке дійсне	4Б	±10^±^38
ДД	Довге дійсне	8Б	±10^±^308
ТД	Тимчасове дійсне	10Б	±10^±^4932

Старший розряд S у будь-якому форматі кодує знак числа.

При надходженні чисел в арифметичний співпроцесор з оперативної пам'яті вони переводяться у формат ТД (тимчасово-дійсний). Дійсні числа в будь-якому з трьох форматів КД, ДД і ТД містять три поля: знак мантиси S, порядок і саму мантису. Мантиса дійсного числа записується в нормалізованій формі в наступному вигляді:

1, m₁ m₂... m_n.

Ціла частина завжди дорівнює 1, у форматах КД та ДД представлена неявно. У формата ТД старший біт мантиси представлений явно.

Порядок представляється в зміщеній формі. Величина зсуву R дорівнює для: КД - 127 одиниць; ДД - 1024 одиниці; ТД - 16383 одиниці.

Таким чином величина довільного числа:

Х = (-1) S * 1, m1, m2,... mn * 2E-R, де mi - значення i-го розряду мантиси, Е - значення зміщеного порядку.

Наприклад, запишемо -0,375 в форматі КД:

Х=(–1)¹Ч(1,10...) Ч2^125-127= –1,5Ч2^-2

УГЗ арифметичного співпроцесора 8087 представлено на рис. 1.12.

Рис 1.12. Схема УГЗ МП 8087

Сигнали, які не були введені раніше, мають сенс:

- S2-S0 - вихідні сигнали коду стану співпроцесора;

- RQ1-RQ2 – вивід, який використовується для надання доступу до локальної шини МП, коли співпроцесору потрібно переслати операнд;

- OS1-OS2 - вихідний сигнал коду стану черги команд.

Структурна схема арифметичного співпроцесора 8087 приведена на рис. 1.13.

Рис. 1.13. Структурна схема арифметичного співпроцесора 8087

До складу співпроцесора входять 2 блоки: операційний пристрій управління і пристрій сполучення з шиною.

Операційний пристрій містить блок арифметичних регістрів БАР, арифметичний модуль обробки мантиси, пристрій обробки порядків ПОП і ROM констант. Блок арифметичних регістрів БАР складається з восьми 80-розрядних регістрів, що представляють собою перевернутий стек. З БАР пов'язано 3-х разрядне поле слова стану, вміст якого визначає регістр, який є в даний момент вершиною стека. Кожному арифметичному регістру ставиться у відповідність два розряди тегів слова, що зберігається в регістрі тегів (етикеток). Значення цих двох розрядів має такий зміст: 00 - кінцеве слово, 01 - число рівне 0, 10 - число рівне ±Ґ, 11 - відповідний регістр порожній.

Арифметичний модуль обробки мантис включає тимчасові регістри, 68-розрядний АЛП, разом з регістром результату, схема зсуву, вузол обробки порядків, ROM констант, який містить коди: ±0, ±1, p, ln2, lg2, log₂10, log₂e.

У пристрій керування і сполучення з шиною входять блок інтерфейсу, який пов'язує системну шину адреси-дані з внутрішньої шиною FPU, блок черги операндів ЧО, блок черги команд ЧК, мікропрограмний автомат управління МПА, 16-розрядний регістр управління РГУ та стану РГС. Черга команд має довжину 6Б і ідентична по своїй організації та розміром черзі 86 МП.

Дата добавления: 2015-10-28