Шістнадцятирозрядний мікропроцесор 8086

МП 8086 виготовляється за допомогою вдосконаленої n-МОН технології, тому вимагає одного джерела живлення +5 В, розташовується в корпусі з 40 виводами.

На кристалі 5,5 х5, 5 мм цього МП розташовується 29 тис. активних елементів.
Тактова частота - 5, 8, 10 МГц. Середня швидкість виконання операції - 0,33 млн. операцій з фіксованою комою в секунду (MIPS).

Даний МП має більш розвинену систему команд, що містить 133 базових команди замість 78 восьмирозрядного МП8080. Використовує всі відомі способи адресації, обробляє 16-і і 8-розрядні операнди.

Операція ділення і множення в даному МП реалізується апаратно. Якщо використовувати разом МП 8086 і арифметичний співпроцесор 8087 можлива реалізація операцій з плаваючою точкою.

Особливість даного МП - організація конвеєрної реалізації команд.
У цьому МП 16-розрядна ШД об'єднана з 16 молодшими розрядами адреси, а загальне число адресних шин доведено до 20, завдяки чому адресується розмір оперативної пам'яті збільшений до 1 Мб.

Даний МП може бути використаний для побудови простих і складних МПС. У простих системах керуючі сигнали виробляє сам МП. У складних - частина виробляє сам МП, частина - інші схеми. Для переводу МП з режиму мінімальної конфігурації в режим максимальної є спеціальний вхід min / max (рис. 1.8.).

Рис. 1.8. Схема УГЗ МП 8086

Де:

TEST - перевірка (тестування)

min/max мін/макс. конфігурації.

NMI – немаскуюче переривання.

RST - системне скидання

RDY – готовність

INT - запит преривання

DEN - строб даних

BHE - передача старшого байта

ALE - дозвіл адреси

DT/R - прийом/передача

Структурна схема МП 8086 приведена на рис. 1.9.

Рис. 1.9. Структурна схема МП 8086

До складу МП включені наступні блоки: операційний пристрій, пристрій управління; пристрій сполучення з шиною.

Операційний пристрій містить:

АЛУ (16 розрядів);

регістр ознак F (прапорів) - 16 розрядів, в яких молодші 8 розрядів повністю відповідають 8-розрядному регістру F МП 8080;

регістри загального призначення, що містять регістр А (16 розрядів), регістр С (16 розрядів), регістр D (16 розрядів), регістр В (16 розрядів), регістр покажчика вершини стека SP (16 розрядів), регістр бази BP (16 розрядів), 2 індексних регістра (16 розрядів): SI - джерела, DI – приймача;

Пристрій сполучення з шиною:

буфер адреси даних (16 розрядів), який пов'язує вхідні системну шину з внутрішньої 16-розрядної шиною.

буфер / адреси керування (4 розряду).

Пристрій керування включає блок управління МП, блок керування шиною, блок керування прямим доступом до пам'яті.

До складу ПК входить черга команд, яка складається з 6 восьмирозрядних регістрів, інформація з яких витягується побайтно. Як тільки з черги команд витягли 2 байта, відразу ж з ОП завантажується чергові 2 байта.

СМА суматор адреси, який містить блок сегментних регістрів: CS - сегмент команд; DS - сегмент даних; SS - сегмент стека; ES - сегмент додаткових даних; 16-розрядний покажчик команди IP, який на відміну від лічильника команд МП 8080 зберігає зсув команди. Адреса наступної команди є сумою двох складових, вмісту сегментного регістра CS і адресного регістру IP, тобто (IP) + (CS). І тільки в тому випадку, коли вміст сегментного регістра дорівнює нулю лічильник команд 8080 МП і регістр покажчика команд 8086 МП є аналогами.

Програмна сумісність 8 і 16 розрядних МП досягається за рахунок наступної аналогії між РЗП цих 2 моделей (таблиця 1.4).

Таблиця 1.4

	A	B	C	D	E	H	L	SP	PC	F
	AL	CH	CL	DH	DL	BH	BL	SP	IP	FL

Вся пам'ять, що адресується ємністю 1 МБ розбивається на 4 ділянки довжиною 256Кб (рис. 1.10.).

Рис. 1.10. Рис. 1.11.

Будь-які дві сусідні байти можна інтерпретувати як одне 16-бітове слово. Адресою слова вважається адреса його молодшого байта. Слова доцільно розміщувати по парних адресах, тоді за один цикл роботи шини можна вважати одне слово. Один сегмент пам'яті має довжину 64 КБ. Кожен сегмент має власну початкову адресу (покажчик сегмента), який розміщується в одному з сегментних регістрів. Початкові адреси сегментів повинні бути кратні 16. Окремі сегменти можуть бути такими, що не перекриваються/перекриваються, сусідніми. Інформація, яка необхідна для визначення 20 бітної фізичної адреси отримується шляхом підсумовування покажчика сегмента і відносної адреси (рис. 1.11.).

Дата добавления: 2015-10-28