Минимизация системы булевых функций.

Существуют достаточно сложные методы минимизации системы булевых функций. Однако все эти методы не дают оптимального решения, поэтому при инженерном синтезе комбинационных схем осуществляется раздельная минимизация функций, которая тоже не всегда обеспечивает минимальное решение, но подкупает простотой.

Задача 5.

Построить преобразователь двоичного кода, получаемого на выходе делителя частоты на 12, в двоично-десятичный код. Условие задачи отражено в таблице. Делитель работает в коде 8-4-2-1.

x4 x3 x2 x1	y5	y4 y3 y2 y1
0 0 0 0		0 0 0 0
0 0 0 1		0 0 0 1
0 0 1 0		0 0 1 0
0 0 1 1		0 0 1 1
0 1 0 0		0 1 0 0
0 1 0 1		0 1 0 1
0 1 1 0		0 1 1 0
0 1 1 1		0 1 1 1
1 0 0 0		1 0 0 0
1 0 0 1		1 0 0 1
1 0 1 0		0 0 0 0
1 0 1 1		0 0 0 1

Решение.

Для каждой функции y_i заполняем карту Карно, производим доопределение и осуществляем минимизацию. Весь процесс отражён на рисунке. В результате минимизации получаем систему:

y₁ = x_1; y₂ = x₄’x₂; y₃ = x₃; y₄ = x₄x₂’; y₅ = x₄x₂

Карты Карно к задаче 5.

Задача 6.

Построить один разряд многоразрядного сумматора.

Решение.

Пусть a_i и в_i - значения i-ых разрядов слагаемых а и в, P_i и S_i - значения переноса и суммы на выходе i-го разряда, P_i-1 - значение переноса на выходе предыдущего разряда, тогда работу сумматора можно описать с помощью таблицы истинности.

Имеем систему полностью определённых булевых функций. Производим раздельную минимизацию (см. рисунок).

S_i = a_i’в_i’P_i-1 + a_i’в_iP_{i-1’ + ai}в_i’P_{i-1’ + ai}в_iP_i-1 = P_i-1(a_i~в_i) + P_i-1’(ai Å в_i) =

P_i = в_iP_i-1 + a_iP_i-1 + a_iв_i

Решение задачи 6.

Для реализации лучше P_i = a_iв_i + P_i-1(a_i~в_i)’, так как может быть использован общий для S_i и P_i сомножитель (а_i~в_i)’. Схема сумматора представлена на рисунке. Здесь же дано условное обозначение одноразрядного сумматора, где А и В - одноразрядные слагаемые, P₀ и P₁ - входной и выходной переносы, S1 - сумма.

На этом же рисунке изображён двухразрядный сумматор, выполненный на микросхеме 133ИМ2. Здесь А1, В1, А2, В2 - соответственно значения первых и вторых разрядов слагаемых А и В; S1 и S2 - 1-ый и 2-ой разряды суммы; P₀ - входной перенос для первого разряда, P₂’ - выходной перенос.

Схемы сумматоров.

Задание 2.

2-1. Построить 2/(2-10) преобразователь для делителя частоты на 24, работающего в коде 16-8-4-2-1.

2-2. Построить 4-входовой сумматор для суммирования одноразрядных двоичных чисел.

«Читай и слушай для собственного развлечения рассказы о хитроумных системах, вникай в интересные вопросы, поставленные там со всей изощрённостью, какой только может наделить их пылкая фантазия, но смотри на всё это только как на упражнения для ума и возвращайся каждый раз к согласию со здравым смыслом...» (Честерфилд «Письма к сыну»)

Дата добавления: 2015-07-11