Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Figure 13-5. 180-Pin µBGA PCB Layout Suggested Land Pattern

Читайте также:
  1. Exercise 9. What do these figures stand for in the text?
  2. Figure 2-1. Local Bus Block Diagram
  3. Figure 2.1. Teaching Process
  4. Figure 3-2. PCI 9030 Internal Register Access
  5. Figure 4-1. PCI Target Delayed Read Mode
  6. Figure 4-2. PCI Target Read Ahead Mode

       
   

 


                           
NC VSS LA21 LA20 LA17 LA15 LA11 LA8 LA3 LAD1 (M) LD1 (NM) LAD3 (M) LD3 (NM) LAD7 (M) LD7 (NM) LAD8 (M) LD8 (NM) NC
GPIO5 LA26 VDD LA23 LPMINT# VSS LA12 VSS LA5 LAD0 (M) LD0 (NM) VDD LAD6 (M) LD6 (NM) LAD9 (M) LD9 (NM) LAD11 (M) LD11 (NM) VSS
GPIO4 LA27 GPIO6 LA25 GPIO7 LA24 LA19 LA16 LA13 LA9 LA6 LPMESET LAD2 (M) LD2 (NM) GPIO8 LAD10 (M) LD10 (NM) LAD12 (M) LD12 (NM) VDD
LW/R# BLAST# ADS# LA22 LA18 VDD BD_SEL# TEST LA7 LA2 LAD4 (M) LD4 (NM) LAD13 (M) LD13 (NM) LAD15 (M) LD15 (NM) LAD16 (M) LD16 (NM) LAD14 (M) LD14 (NM)
VSS BTERM# READY# RD# WR# LA14 LA10 LA4 VSS LAD5 (M) LD5 (NM) LAD17 (M) LD17 (NM) LAD19 (M) LD19 (NM) VSS LAD18 (M) LD18 (NM)
LGNT CS1# CS0# LRESETo# LCLK   MODE LAD22 (M) LD22 (NM) ALE LAD21 (M) LD21 (NM) LAD20 (M) LD20 (NM)
GPIO1 LLOCKo# LINTi1 LINTi2 GPIO0 WAITo# LREQ BCLKo LAD25 (M) LD25 (NM) VDD LAD24 (M) LD24 (NM) LAD23 (M) LD23 (NM)
EESK GPIO3 CS3# EECS GPIO2 CS2# EEDO LAD29 (M) LD29 (NM) VSS LAD27 (M) LD27 (NM) LAD28 (M) LD28 (NM) LAD26 (M) LD26 (NM)
TCK VDD VSS EEDI TRST# VSS LAD31 (M) LD31 (NM) LBE1# LBE0# LAD30 (M) LD30 (NM)
TDI TMS TDO PME# IDSEL VSS C/BE2# SERR# VDD LEDon# VI/O LBE3# VDD LBE2#
PCLK INTA# RST# AD30 AD23 AD17 TRDY# STOP# C/BE1# AD10 AD6 AD0 ENUM# CPCISW
AD31 AD29 AD28 AD24 AD21 AD19 IRDY# PERR# VSS AD12 AD8 AD4 AD3 AD1
VSS VDD AD27 C/BE3# AD20 AD18 FRAME# LOCK# AD15 AD13 AD9 AD5 VDD AD2
NC AD26 AD25 AD22 VDD AD16 DEVSEL# PAR AD14 AD11 C/BE0# AD7 VSS NC

 

14

 

 

 

 

 

 

 

 

 

 

 

 

 

 


Дата добавления: 2015-07-10; просмотров: 178 | Нарушение авторских прав


Читайте в этой же книге: Register 10-60. (GPIOC; 54h) General Purpose I/O Control | Register 10-61. (PMDATASEL; 70h) Hidden 1 Power Management Data Select | Table 11-2. Input Pin Pull-Up and Pull-Down Resistor Requirements | Pull-Up and Pull-Down Resistor Recomme Pin Description | Table 11-8. Test and Debug Pins | Table 11-11. Multiplexed Bus Mode Interface Pins | Table 12-5. Electrical Characteristics over Operating Range | Table 12-6. AC Electrical Characteristics (Local Inputs) over Operating Range | Table 12-7. AC Electrical Characteristics (Local Outputs) over Operating Range | Table 13-2. Symbol Definitions—PQFP Package |
<== предыдущая страница | следующая страница ==>
Table 13-4. Symbol Definitions—µBGA Package| A B C D E F G H J K L M N P

mybiblioteka.su - 2015-2024 год. (0.006 сек.)