Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Table 2-14. Lower Byte Lane Transfer— 8-Bit Local Bus

Читайте также:
  1. B) Research your local emblem. Then write an essay about it.
  2. Bit 60 MHz Local Bus
  3. Chip Select Timing Diagrams Local Chip Selects
  4. Choose the most suitable verb form in each sentence.
  5. Countable and uncountable nouns (Существительные исчисляемые и неисчисляемые).
  6. Figure 2-1. Local Bus Block Diagram
  7. Figure 4-5. Local Bus PCI Target Access

 

Burst Order Byte Lane
First Transfer Byte 0 appears on Local Data [7:0]
Second Transfer Byte 1 appears on Local Data [7:0]
Third Transfer Byte 2 appears on Local Data [7:0]
Fourth Transfer Byte 3 appears on Local Data [7:0]

 

 

3 SERIAL EEPROM RESET AND INITIALIZATION

 


INITIALIZATION

При включенні живлення на, PCI RST # сигнал відновлює значення за замовчуванням в PCI 9030 внутрішніх регістрів. У свою чергу, PCI 9030 виводить місцевий LRESETo # сигнал і перевіряє послідовний EEPROM. Якщо серійний EEPROM існує, і перші 33 біта не всі з них (1), PCI 9030 завантажує внутрішні регістри з послідовного ЕСППЗУ. В іншому випадку, використовуються значення за замовчуванням. У PCI 9030 регістри конфігурації можуть бути написані тільки на додатковий послідовний EEPROM або PCI хост-процесора. Під час ініціалізації комунікаційних EEPROM, PCI 9030 на прямі веденого доступ в Retrys.

RESET

 

PCI Bus RST# Input

Шина PCI RST # введення твердження викликає всі виходи PCI Bus плавати, стверджує, як місцевих, так Виходи скидання LRESETo # і LEDON #, і плаває всі інші місцеві вихідний шині і порти введення / виводу, крім BCLKo, EECS, EEDI, ЄЕСК, ENUM #, LGNT, LPMINT #, шпильки мультиплексний введення / виведення LA [27:24] / GPIO [4: 7], і сигнали Місцеве шини даних. LA [27:24] / GPIO [4: 7] мультиплексованих портів введення / виводу, а Немультіплексірованний режим LD [31: 0] даних або режим Multiplexed ЛАД [31: 0] адресу / дані вводу / виводу, наводяться низьким під час скидання PCI. (Див PCI 9030 Опечатки # 4).

Software Reset

Хост PCI можна встановити PCI-адаптер програмного скидання біта (CNTRL [30] = 1), щоб скинути PCI 9030 і стверджують, LRESETo #. Зміст PCI та місцевого регістра конфігурації не скидаються в результаті. Коли Програмне скидання біт встановлений, PCI 9030 реагує тільки на регістр конфігурації доступу, а також не Local Bus доступ. PCI 9030 залишається в цьому стані скидання, поки PCI хост не очищати біт (CNTRL [30] = 0). PCI інтерфейс не скидається.

Note: If PCI Target Read Ahead mode is enabled (CNTRL[16]=1), disable it prior to a software reset, or if following

a software reset, perform a PCI Target read of any valid Local Bus address, except the next sequential Lword referenced from the last PCI Target read, to flush the PCI Target Read FIFO.


Local Bus Output LRESETo#

LRESETo # встановлюється, коли шини PCI RST # введення стверджується або Скидання біта PCI Adapter Програмне забезпечення встановлюється (CNTRL [30] = 1).

SERIAL EEPROM

Після скидання PCI 9030 намагається прочитати серійний EEPROM, щоб визначити його присутність. Активний стартовий біт 0 означає порядковий EEPROM присутня. PCI 9030 підтримує 93CS56L (2K біт) або 93CS66L (4K біт). (Див паспорті заводу-виробника для конкретного серійного EEPROM використовується.) Перші 33 біта, то перевіряється, щоб переконатися, що серійний EEPROM програмується. Якщо перші 33 біта всі ті (1), порожній послідовного ЕСППЗУ присутня.

Для порожніх серійних умовах EEPROM, PCI 9030 повертається до значень за замовчуванням. (Зверніться до таблиці 3-1.) Коли Послідовна пам'ять EEPROM Дійсно біт встановлений в 1 (CNTRL [28] = 1), якщо це запрограмовано, реальне чи випадкові дані виявлені в серійному EEPROM.

Активне Стартовий біт встановлений в 1, вказує, що послідовний EEPROM немає. Для відсутні серійні умови EEPROM, PCI 9030 зупиняється серійний навантаження EEPROM і повертається до значень за замовчуванням в 13 послідовних EEPROM годинник (ЄЕСК).

3,3 серійний EEPROM годинник походить від годинник PCI, породженої PCI 9030 внутрішньо ділення годинник PCI на 132.

Серійний EEPROM можуть бути прочитані або записані з шини PCI. Серійні біт EEPROM регістра керування (CNTRL [28:24]) контролювати PCI 9030 контактів, які дозволяють читання або запису бітів даних Послідовна пам'ять EEPROM. (Див паспорті заводу-виробника для конкретного серійного EEPROM використовується.)

Щоб перезавантажити послідовних даних EEPROM в PCI 9030 внутрішніх регістрів, напишіть 1 в біт Перезавантажити конфігурації регістрів (CNTRL [29] = 1).

Серійний EEPROM також може бути лічений або записаний за допомогою функції VPD. (Зверніться до розділу 9.) PCI 9030 завантажує 34 Lwords з послідовного EEPROM.


 


 

Serial EEPROM PCI 9030 System Boot Condition
None Uses default values (Start bit is 1).
Programmed Boots with serial EEPROM values (Start bit is 0).
Blank Detects a blank device and reverts to default values (Start bit is 0).

 
Table 3-1. Serial EEPROM Guidelines


3.3.1.2 Recommended Serial EEPROMs

PCI 9030 призначена для використання послідовних ЕСППЗУ з послідовним інтерфейсом трехпроводной, харчування на 3.3V, і що синхронізація і послідовний підтримка 250 кГц йдеться в повідомленні.

За конкретними рекомендаціями EEPROM, зверніться до Керівництву EEPROM, розміщених на веб-сайті PLX, http://www.plxtech.com/products/default.htm.


 


 

3.3.1 Serial EEPROM Load Sequence

 

Серійний послідовність EEPROM навантаження, наведені в таблиці 3-2, використовуються такі скорочення:


 

4096

 

 

VPD
  Empty
  Load Data

 
2048


 

100h

 

 

80h


• MSW = Most Significant Word bits [31:16]

• LSW = Least Significant Word bits [15:0]

 

3.3.1.1 Serial EEPROM Load

 

Реєстри, перераховані в таблиці 3-2 завантажуються через послідовний EEPROM після скидання PCI де-затверджував. Серійний EEPROM організована в словах (16 біт).

PCI 9030 спочатку завантажує біти старше слово (MSW [31:16]), починаючи з самого старшого біта

([31]). PCI 9030 завантажує значущий

Біти слова (Лув [15: 0]), починаючи знову з самого старшого біта ([15]). Таким чином, PCI 9030 завантажує ідентифікатор пристрою, ідентифікатор постачальника, клас кодекс, і так далі.

Послідовні значення EEPROM можна запрограмувати за допомогою послідовного EEPROM програматор або програмне забезпечення PLXMon ™. Значення можуть бути запрограмовані з допомогою функції PCI 9030 VPD (звернетеся до Розділу 9) або через послідовний регістр EEPROM управління (CNTRL).

Реєстрація CNTRL дозволяє програмувати послідовний EEPROM, один біт за один раз. Щоб прочитати назад значення з послідовного EEPROM, функція важливі дані продукту (ДДП) можуть бути використані. При повному використанні ДДП, дизайнер може виконувати операції читання і запису с / до послідовного EEPROM, 32 біта одночасно. Значення повинні бути запрограмовані в порядку, зазначеному в таблиці 3-2. У 68, 16-бітові слова, перераховані в таблиці зберігаються послідовно в послідовному EEPROM.
1536 60h (PROT_AREA

register default)

 

1088 44h

 

 

0 0


 


# of bits


# of words (16-bit data)


 


Дата добавления: 2015-07-10; просмотров: 150 | Нарушение авторских прав

Читайте в этой же книге: Експлуатаційні можливості | Pin Compatibility | Table 2-2. PCI Bus Little Endian Byte Lanes | Introduction | Figure 2-1. Local Bus Block Diagram | Table 2-3. READY# Data Transfers | Table 2-4. MODE Pin-to-Bus Mode Cross-Reference | Table 2-6. Burst and Bterm on the Local Bus | Table 2-8. PCI Target Single and Burst Reads | Table 2-9. Byte Number and Lane Cross-Reference |
<== предыдущая страница | следующая страница ==>
Little Endian| Table 3-2. Serial EEPROM Register Load Sequence
mybiblioteka.su - 2015-2024 год. (0.009 сек.)