Експлуатаційні можливості

PCI r2.2 Compliant. This 32-bit, 33 MHz Target Interface Chip дозволяє PCI Burst Transfers up to 132 MB/s.

Up to 60 MHz Local Bus Operation. Дозволяє вибух трансферів аж до 240 MB/s.

PCI Target Read Ahead Mode. Попередню вибірку програмований обсяг даних від локальної шини. Ці дані можуть бути вибух, переноситься на шині PCI з PCI 9030 внутрішньої PCI Target Почитати FIFO. Розмір попередньої вибірки можуть бути запрограмовані відповідно до PCI довжину майстер серійної зйомки або може бути використаний в PCI Target Read Ahead даних режиму. Ця функція також дозволяє збільшити пропускну здатність і скорочення часу очікування читання.

PCI Target Programmable Burst. PCI 9030 може бути запрограмований для кількох довжин лопнув, у тому числі необмеженого пакета. Це дозволяє максимальною швидкістю передачі як на PCI і локальні шини.

PCI Target Delayed Write Mode. Запис даних PCI Target накопичується в PCI Target Написати FIFO, щоб безперебійні операції увірвався на місцевому автобусі. Це забезпечує більш високу пропускну здатність для умов, в яких частота PCI Clock повільніше, ніж місцеві тактовій частоті.

Posted Memory Writes. Написати PCI пам'яті розміщені на PCI 9030 для подальшої передачі до локальної шини. Це дозволяє для максимальної продуктивності PCI і дозволяє уникнути потенційних ситуацій взаимоблокировки.

Особливості гнучкості

Programmable Local Bus. Працює до 60 МГц і підтримує як ущільненням і немультіплексірованном 32-бітову адресу / протокол передачі даних, і динамічна Місцеве управління Ширина шини дозволяє веденого доступ до 8-, 16- або 32-розрядних пристроїв.

PCI-to-Local Address Spaces. Підтримка п'ять PCI-to-адресу в локальній простору. Простору 0, 1, 2, 3 і розширення ROM все дозволяють PCI Bus Master для доступу до локальної області пам'яті з індивідуально програмованими держав Почекай, ширина шини і вибухнув можливостей. GPIOs. The PCI 9030 has nine programmable general purpose I/O pins, which may be used for generic interface purposes.

Four Programmable Chip Selects. Усуває логіку декодування, що підвищує продуктивність.

PICMG 2.1, R2.0 Hot Swap Silicon. Відповідає PICMG 2.1, R2.0, включаючи підтримку програмного інтерфейсу 0 (PI = 0), Precharge напруга зсуву, а на початку держави.

Big/LittleEndianConversion. Підтримкаавтоматичного включення-лету Big Endian і Little Endian конверсії для всіх операцій та автобусних ширини.

Interrupt Generator/Controller. Можна стверджувати, PCI переривання від зовнішніх і внутрішніх джерел.

VPD Support. Повністю підтримує PCI R2.2 Vital даних продукту (ДДП) розширення, в тому числі нові можливості структури. Забезпечує альтернативний метод доступу до самим користувачем або системних параметрів, визначених або даних конфігурації.

PCI Power Management. Підтримка D0 і D3hot стану електроживлення.

Two Programmable FIFOs for Zero Wait State Burst Operation. Наступна таблиця описує глибину FIFO.

Дата добавления: 2015-07-10