Data Assignment Conventions

Data Width	PCI 9030 Convention
1 byte (8 bits)	Byte
2 bytes (16 bits)	Word
4 bytes (32 bits)	Lword

REVISION HISTORY

Date	Version	Comment
3/1999	0.90	New Release PCI 9030 Preliminary Data Book, Version 0.9.
8/1999	0.90	Update.
10/1999	0.90	Initial Release Red Book.
10/1999	0.91	Update.
11/1999	0.92	Update.
12/1999	0.93	Initial Release Blue Book.
4/2000	1.0	Production Release.
1/31/2001	1.1	Incorporated 1/31/2001 Addendum changes, including past design notes.
12/2001	1.2	Released version 1.2. Updated Hot-Plug support from Revision 1.0 to Revision 1.1. Updated PICMG 2.1 Hot Swap support from Revision 1.0 to Revision 2.0. Corrected Table 2-1 for PCI Command Code response. Renamed Section 2.2.2 from “Local Signals” to “Local Bus Signals Used in Timing Diagrams.” Revised Section 2.2.4.2.1 Local Bus Wait State content and added Figures 2-1 and 2-2 to illustrate wait state definitions. Revised Sections 2.2.4.3.1 through 2.2.4.3.2.1 to clarify Local Bus bursting, Bterm mode, and BTERM# input. Corrected LINT[1:2] polarity in Timing Diagram 4-8. Updated Section 10 PCIBAR x, EROMRR, LAS x RR, EROMBRD, and LAS x BRD register bit descriptions. Replaced the PMDATASEL register description (missing in version 1.1). Corrected LAS x BRD[25] descriptions for Big Endian Byte Lane mode to indicate this bit is functional only in Big Endian mode. Updated the PMC register description to match PCI Power Mgmt. r1.0. (Refer to PCI 9030 Design Notes #1 for a revised PMC register description compliant with PCI Power Mgmt. r1.1). Added pull-down recommendation to TRST# pin description and changed READY# wait state generator- related information in Section 11. Documented additional reset behavior in Section 11.1. Updated ALE Timing illustration, Figure 12-3. Figure 13-2 modified to remove non-metric measurements. Replaced Figure 13-6, “180-Pin µBGA Package Layout—Underside View” and Table 13-3, “180-Pin µBGA PCI 9030 Pinout” with new Figure 13-6, “180-Pin µBGA Physical Layout with Pinout.” Updated package mechanical drawings for changed marking content, which affects inspection, pattern recognition, and tray and board loading equipment.
01/2002	1.3	Revised and clarified Figures 13-4 and 13-6. Updated Section 10 EROMBRD[19:15] and LAS x BRD[19:15] register bit descriptions, and associated text that appears elsewhere in the data book, to include LD signal. Corrected Section 10 EROMBRD[5] and LAS x BRD[5] register bit descriptions regarding “when set to 0”.
05/2002	1.4	Corrected Fiducial locations and Pad Pitch measurement in Figure 13-2. Only affected pages list the revision and date change.

PCI 9030

PCI SMARTarget I/O Accelerator

May 2002 CompactPCI Hot Swap Ready

Version 1.4 for Adapters and Embedded Systems

FEATURE SUMMARY

• PCI Local Bus Specification r2.2 -compliant 32-bit, 33 MHz Bus Target Interface Device enabling PCI Burst Transfers up to 132 MB/s

• PCI Bus Power Management Interface Specification r1.1 compliant

• PCI Local Bus Specification r2.2 Vital Product Data (VPD) configuration support

• PICMG 2.1, R2.0, CompactPCI Hot Swap Specification, Hot Swap Silicon

• Programming Interface 0 (PI = 0)

• Precharge Bias Voltage Support

• Early Power Support

• PCI Target Programmable Burst Management

• PCI Target Read Ahead mode

• PCI Target Delayed Read mode

• PCI Target Delayed Write mode

• Programmable Interrupt Generator/Controller

• Two programmable FIFOs for zero wait state burst operation

• Flexible Local Bus runs up to 60 MHz

• 3.3/5V tolerant PCI and Local signaling supports Universal PCI Adapter designs

• Flexible Local Bus provides 32-bit Multiplexed or Non-Multiplexed Protocol for 8-, 16-, or 32-bit Peripheral and Memory devices

• Serial EEPROM interface

• Nine programmable General Purpose I/O (GPIOs)

• Five programmable Local Address spaces

• Four programmable independent Chip Selects

• Programmable Local Bus wait states

• Programmable Local Read prefetch mechanism

• Local Bus can run asynchronously to the PCI Bus

• Two programmable Local-to-PCI interrupts

• Endian Byte Swapping

• 3.3V Core, Low-Power CMOS in 176-pin PQFP or 180-pin µBGA

• Industrial Temp Range operation

32-Bit, 60 MHz Local Bus

Local Bus Interface Control Logic

Local Bus Control Logic

Endian Control Logic

Dynamic Data Bus Width Control Logic

Multiplexed/ Non-Multiplexed Control Logic

Serial EEPROM Controller

  PCI Configuration Register

  Local Configuration Register

Read Write FIFO FIFO

  FIFO Control Logic

PCI Bus Interface Control Logic

32-Bit, 33 MHz PCI Bus

PCI Bus Control Logic

Hot Swap Control Logic

PCI 9030 Internal Block Diagram

	ВСТУП
1.1	КОМПАНІЯ І ФОНОВІ ПРОДУКТИ ПРОКОМПАНІЯ І ФОФОФОНОВІФОНОВІПРОДУКТИANY AND	generation Target	designs.	The	PCI 9030

PLX Technology, Inc., є провідним постачальником високошвидкісних програмних рішень для мережевої і комунікаційної промисловості. Вона включає в себе високошвидкісні кремнієві, референс-дизайн інструменти, які мінімізують проектний ризик та програмне забезпечення для управління даними шини PCI, а також інструментальної підтримки сторонніх розробників в рамках партнерської програми PLX, подальшому розширенню нашої повне рішення.

Рішення PLX дозволяє апаратні дизайнерів і розробників програмного забезпечення, щоб максимізувати система введення / виводу (I / O), скоротити витрати на розробку, звести до мінімуму дизайн системи ризик і прискорити час виходу на ринок.

/ O Accelerator чіпи PLX PCI I і пристрої введення / Процесор виведення виконані в найрізноманітніших вбудованих систем PCI зв'язку, у тому числі комутатори, маршрутизатори, медіа-шлюзів, базових станцій, мультиплексори доступу і виносних концентраторів доступу. Клієнти PLX включають в себе багато з провідних комунікаційне обладнання компанії-3Com, Cisco Systems, Compaq Computer, Ericsson, Hewlett-Packard, Intel, IBM, Lucent Technologies, Marconi, Nortel Networks, і Siemens.

Заснована в 1986 році, PLX розробила продукти, засновані на стандарті PCI промисловості з 1994 року PLX публічно торгуються (NASDAQ: PLXT) зі штаб-квартирою в м Саннівейл, штат Каліфорнія, США, з операціями у Великобританії, Японії та Китаї.

PCI 9030 SMARTarget I/O Accelerator

PCI 9030, 32-біт, 33-МГц чіп PCI Bus Target Інтерфейс з технологією SMART цільової ™, є найбільш передовою загального призначення PCI Цільовий пристрій доступно. Він пропонує повну реалізацію PCI R2.2, дозволяє Burst трансферів аж до 132 Мб / с, і це перший в галузі CompactPCI Гаряча заміна PICMG 2.1, R1.0 сумісний Готовий цільового пристрою. PCI 9030 є ідеальним рішенням для перенесення спадщина конструкцій в СКП при додаванні нових функцій, які підвищують поруч

SMARTarget I/O Accelerator приносить PLXs провідних галузевих досвід у проектуванні PCI світу замовнику в дорозі, який є простим і зручним у використанні.

SMARTarget Technology

Багато чіп PCI і основні конструкції реалізувати тільки базові сигнали інтерфейсу шини PCI R2.2, залишивши складні питання продуктивності і сумісності з дизайнером. PCI 9030, за допомогою смарт-цільовий технології, включає в себе функції, які спрощують реалізацію проектування. Ці особливості виходять далеко за рамки мінімуму, щоб забезпечити максимально можливу продуктивність проектування і гнучкість.

SMARTarget Technology експлуатаційні характеристики:

• PCI r2.2 compliant, 32-bit, 33 MHz Target Interface, enabling PCI Burst transfers up to 132 MB/s

• Up to 60 MHz Local Bus operation, enabling Burst transfers up to 240 MB/s

• PCI Target Read Ahead mode

• PCI Target Programmable Burst

• PCI Target Delayed Write mode

• Posted Memory Writes

SMARTarget Technology особливості гнучкості:

• Programmable 32-bit Local Bus operates up to 60 MHz

• Supports five PCI-to-Local Address spaces

• Nine programmable General Purpose I/Os (GPIOs)

• Four programmable Chip Selects

• PICMG 2.1, R2.0, Hot Swap Silicon, including support for

• Programming Interface 0 (PI = 0)

• Precharge Bias Voltage

• Early Power

• Big/Little Endian byte conversion

• Interrupt Generator/Controller

• PCI r2.2 Vital Product Data (VPD)

• PCI Power Mgmt. r1.1

• 3.3/5V tolerant PCI signaling

• 3.3V CMOS device in 176-PQFP or 180-pin µBGA

• Programmable Read and Write strobe timing on the Local Bus

PCI 9030 Applications

PCI 9030 може бути використаний в найрізноманітніших мереж, телекомунікацій, обробки зображень, промислових та складських додатків. PCI 9030 спрощує спадщина дизайн перехід до PCI, забезпечуючи зручний Off-The-шельф рішення, яке дозволяє прототипи в експлуатацію протягом короткого періоду часу.

High-Performance

Дата добавления: 2015-07-10