Системні ресурси та системні шини. Чипсети

4.1. Системні шини

Основна задача системної шини РС забезпечити зв'язок МП з іншими пристроями, організувати передачу інформації між цими пристроями. У перших РС застосовувалася восьмирозрядна шина ISA (Industry Standart Architecture).

Таблиця 4.1. Склад шин

Шина	ШД/ША	Пам’ять	Пропускна здатність	Кількість контактів з’єднання
ISA-8	8/20	1 МБ	4 МБ/с
ISA-16	16/24	16 МБ	8 МБ/с	62+36
EISA	32/32	4 ГБ	33 МБ/с	38+62
PCI	32-64/32	4 ГБ	132/264 МБ/с	124/188

Шина ISA-8 (Табл. 4.1.) має вісім ліній даних DATA [7-0], 20 ліній адреси ADD [19-0], керуючі сигнали:AEN-дозвіл адреси, IOW і IOR - запис-читання портів, SMEWR і SMWRD - читання-запис пам'яті в межах 1МБ, IRQ 2/9, IRQ [3-7] - запит переривання, DRQ [1-3] - запит 8 бітових каналів DMA, DACK [1-3] - підтвердження запитів 8 бітових каналів DMA.

Шина ISA-8 включала ряд службових сигналів: RTS – ініціалізація початкового стану, синхронізації OSC - (частота 14,4 МГц), BCLC - синхронізація шин з частотою 8 МГц, регенерація пам'яті, BALE - дозвіл фіксації адреси, IOCHRDY - сигнал готовності, IOCHK - контроль каналу.

Шина має контакти для розподілу живлення +5В, -5В, +12В і –12В.

У комп'ютерах РС/АТ, що з МП 80286, стала використовуватися 16-розрядна версія шини ISA. Шина ISA-16 була доповнений іншим 36 контактним роз'ємом, завдяки чому,на цій шині з'явилися додаткові лінії даних, адреси, запитів переривань та каналів DMA, а саме

· шина даних DATA [8-15],

· шина адреси LA [23-17], інформація на яких повинна запам'ятовуватися по сигналу BALE,

· SBHE - сигнал наявності даних на лініях DATA [15-8],

· IRQ [10-12] і IRQ [14-15] - додаткові шини запитів переривання,

· DRQ [5-7] - запити 16-розрядних каналів

· DMA і DACK [5-7] - сигнали підтвердження 16-розряднихканалів DMA,

· MCS16 - і IOCS16 - підтримка звернення до 16-розрядниммодулям пам'яті і 16-розрядних портів.

До нових керуючих сигналів розширеної шини відносяться наступні:

· і - запис/читання в область пам'яті 16Мб;

· - запит від пристрою на управління шиною, що використовує 16-бітний канал DMA.

З появою 32-розрядних МП було запропоновано розширення шини ISA до 32 біт - EISA BUS (Extended ISA). Розширення шини стосується не тільки розрядності даних і адреси, а й використання в режимі EISA додаткових керуючих сигналів, що забезпечують можливість більш ефективного пакетного режиму передачі даних (до 1024 байт в пакеті) і більш продуктивні режими DMA, при яких швидкість обміну досягає вже 33 МБ/с. Шина EISA дозволяє своїм абонентам працювати як в режимі ISA так і в режимі EISA. Для цього використовується власний набір керуючих сигналів, а саме:

· LA [23-16] - сигнали адреси, що потребують додаткового сигналу BALE;

· інверсні значення сигналів адреси;

· - визначення наявності даних в байтах [0-3] 32-розрядного слова;

· M/ - звернення до пам'яті/портам вводу/виводу;

· , - розрядність шини;

· - початок циклу EISA-доступу;

· EXRDY - готовність EISA-пристроїв;

· - блокування шини;

· - адресується пристрій, що підтримує пакетний режим;

· - запит управління шини;

· - отримання дозволу на керування шиною.

На лінії переривання шини ISA, за якими передаються запити переривань по фронту сигналу, роблять сильний вплив імпульсні перешкоди. Тому в системі EISA передбачено використання сигналів переривання не по фронту, а за рівнем сигналів. Природно, що переривання по рівнянням менш схильне впливу шумів і перешкод, ніж переривання по фронту.

В ПК, що використовують 386/486 МП стали використовувати роздільні шини для пам'яті і пристроїв вводу\виводу, що дозволило максимально задіяти можливість оперативної пам'яті, а для зв'язку МП з контролерами накопичувачів, відеоадаптерами стали використовувати локальні шини різних типів; найбільш широке застосування знайшла стандартизована високопродуктивна шина PCI (Perepheral Component Interconnect) (табл.4.2.). Ця шина займає особливе місце в РС-архітектурі, будучи мостом між шиною МП і шиною вводу/виводу ISA/EISA. Шина працює на фіксованій частоті 33 МГц, може використовувати 32-розрядну чи 64-розрядну передачу даних, при цьому теоретично можлива швидкість обміну складає відповідно 132 і 264 МБ/с.

В даний час використовується специфікація PCI 2.1, яка припускає частоту шини 66 МГц, внаслідок чого швидкість обміну може становити 528 МБ/с. Шина PCI є синхронної шиною, використовує для даних і адреси загальні мультиплексних лінії AD [0-31]. Всі транзакції (обміни по шині) трактуються як пакети. Кожна транзакція починається фазою (циклом) адреси, за якою слідує одна або кілька фаз даних.

Шина PCI має версії з живлення 5В або 3,3 В і універсальну, яка допускає підключення 5В або 3,3 В. Для підключення шини PCI до шини МП використовується головний міст, для підключення до шин ISA/EISA - міст PCI-ISA/EISA.

Одноранговий міст (Peer-to-Peer Bridge) використовується для з'єднання двох локальних шин PCI. Кожен міст програмується - йому визначаються діапазони адрес просторів пам'яті і вводу\виводу, відведені його абонентам. Якщо адреса пристрою поточної транзакції на одній стороні моста відноситься до шини протилежної сторони, міст перенаправляє дану транзакцію. Пристрій з конкретною адресою може бути присутнім тільки на одній з шин даного ПК. Однією з особливостей ПК з шиною PCI є можливість виконання обміну між МП і ВП одночасно з обміном між іншими абонентами шин PCI (Concurrent PCI Transferring). Авто конфігурування пристроїв (вибір адрес, запитів переривання) підтримуються засобами BIOS і орієнтовані на технологію Plug and Play.

Таблиця 4.2. – Перелік сигналів шини PCI

Сигнал	Призначення
AD[31-0]	Мультиплексна шина адреси/даних
C/BE[3-0]	Команда/вибір байта
	Кадр
	Пристрій обрано
	Готовність керуючого до обміну
	Готовність виконавчого пристрою до обміну
	Запит на призупинення обміну
	Блокування
REQ[3-0]	Запит від керуючого на захват шини
GNT[3-0]	Надання шини керуючому
PAR	Біт пріоритету
PERR	Помилка пріоритету
RST	Скидання
IDSEL	Вибір пристрою у режимі конфігураційного зчитування (запису)
SERR	Системна помилка, що викликає NMI
REQ64	Запит на 64-бітний обмін
INTA, INTB, INTC, INTD	Лінії запиту переривання
CLK	Тактова частина синхронізації
M66EN	Дозвіл частоти 66 МГц
TCK, TDI, TDO, TMS, TRST	Синхронізація вх./вих.. даних, вибір режиму тесту, скидання тестових ліній (відповідно).

Одним з основних споживачів ресурсів (пропускна спроможність шини PCI) є графічний адаптер. У міру розвитку засобів графіки - збільшується дозвіл за кількістю пікселів і глибини кольору - вимоги до пропускної здатності шини, що зв'язує адаптер з ОП і МП підвищується.

Для зменшення потоку даних по шині графічні плати забезпечуються акселераторами і збільшеною відео пам'яттю. Однак, у разі використання тривимірної графіки потік даних графічного адаптера знову перевантажує шину. Компанія Intel на базі шини PCI2.1. розробила новий спосіб підключення графічних адаптерів через прискорений графічний порт AGP (Accelerated Graphic Port). Цей порт представляє 32-розрядну шину, що використовує частоту 66 Мгц. У разі використання AGP зв'язок графічного адаптера з ОП і МП здійснюється безпосередньо, без використання шини PCI.

---

Дата добавления: 2015-10-28