RISC-процесор РА-8000

Однією з перших компаній, що вийшла на ринок RISC-процесорів була Hewlett-Pаckard. Її перший 32-розрядний мікропроцесор РА-RISC з архітектурою Precision Architecture був випущений в 1986 р. У вересні 1992 р. компанія НР оголосила про створення процесора РА-7100, який став основою побудови сімейства серверів цієї компанії.

Починаючи з 1996 р. компанія випускає мікропроцесор РА-8000, який успішно конкурує з мікропроцесорами DEC Alpha. Мікропроцесор РА 8000 працює на частоті 180 МГц і використовує к-МОН 0,5 мкм технологію. У наступній модифікації РА-8200 тактова частота збільшена до 220 МГц, використана к-МОН технологія з 0,35 мкм нормами. Особливість даних RISC-процесорів - використання зовнішніх кеш команд і даних ємністю по 1 МБ в першій моделі і по 2 МБ в другій. Перевагою РА-8000 і РА 8200 є використання власних виділених шин, що з'єднують основний чіп з кешами команд і даних.

В останній розробці компанії НР - мікропроцесор РА-8500 - перехід до тактової частоти 400 МГц, до технології 0,25 мкм, одночасно зробили суттєві зміни в архітектурі. Основна кардинальна зміна в архітектурі РА-8500 - інтеграція кеш-пам'яті на основному чіпі, причому розмір кеш-команд склав 512 Кб, кеш-даних 1 МБ. Такий кеш займає 75% площі всього кристала.

З метою підтримки цілісності даних в кеш-даних допускається виправлення поодиноких помилок, в кеш-командах використовується контроль по парності. При порушенні парності генерується ситуація непотрапляння в кеш, завдяки чому відповідний рядок буде повторно завантажений з основної пам'яті.

Структурна схема МП РА-8000 приведена на рис.3.6.

Рисунок 3.6. Структурна схема МП РА-8000

Цей мікропроцесор має 64-розрядну чотирьохконвеєрну архітектуру з оригінальною схемою зміни послідовності виконання команд. Оброблюючий пристрій містить 10 виконавчих пристроїв: два цілочисельних АЛП, два цілочисельних регістри зсуву, два пристрої множення з ПК, два пристрої ділення - добування квадратного кореня з ПК, два пристрої завантаження-збереження. Пристрій множення виконує операцію за три такти, ділення - за 17 тактів.

В мікропроцесорі РА-8000 використовується буфер переупорядкування команд БПК, що переглядає 56 команд в потоці інструкцій і тому має ємність 56 рядків. Фактично БПК складається з двох блоків по 28 рядків кожен, в одному розташовуються команди, призначені для пристроїв цілочисельної арифметики і арифметики з ПК, в другому команди завантаження регістрів і запису в пам'ять.

Заповнення БПК здійснюється пристроєм сортування ПС, який отримує команди з блоку вибірки команд БВК. Виконані команди видаються з буфера через блок відновлення порядку БВП по чотири команди за такт. Команди поміщені в БПК очікують даних, що є результатами попередніх команд і вибираються на виконання по мірі звільнення виконавчих пристроїв. Кожен з блоків дозволяє планувати дві команди за такт (разом до чотирьох команд за такт). В мікропроцесорі РА-8000 використовуються два методи передбачення переходів: статичний, при якому для більшості умовних переходів перехід «назад» передбачається виконуваним, а «вперед» - ні, і динамічний, заснований на таблиці історії переходів, яка має 256 трьохрозрядні рядки, що використовує історію трьох останніх переходів. Ймовірність правильного передбачення переходів становить 0,8.

Доступ до двох банків кеш-даних здійснюється через буфер переупорядкування адрес БПА. Цей буфер отримує адреси, розраховані блоком суматора адреси.

Дата добавления: 2015-10-28