Логические операции. Выполнение логических операций

Наряду с переменными, характеризуемыми числовыми значениями, используются логические (булевы) переменные, принимающие значения «истина» и «ложь», которые кодируются двоичными значениями 1 и 0. Двоичные переменные объединяются в наборы, количество элементов в которых равно длине слова ЦВМ. Наборы логических значений обрабатываются совместно, т. е. логические операции распространяются одновременно на все логические значения, объединенные в один набор. В ЦВМ третьего поколения основной формой представления наборов логических значений являются 32 – разрядные слова (рис 1.5,г)

Над наборами логических значений выполняются операции конъюнкции, дизъюнкции и сравнения (отрицания равнозначности). Поскольку в ЦВМ информация различается по типам не способом кодирования, а способом ее использования, то указанные логические операции распространяются и на слова, представляющие двоичные числа и числа с плавающей запятой.

В дополнение к операциям булевой алгебры в список логических операций вводится операции специальной арифметики: сдвиг и нормализация слова Операция сдвига состоит в изменении положения разрядов слова по отношению к исходному слову путем сдвига двоичных переменных в заданном направлении на заданное число разрядов. В ЦВМ принято реализовать операции сдвига двух типов: арифметический и логический сдвиг. При арифметическом сдвиге в операцию сдвига вступают все разряды, кроме знакового, при логическом сдвиге - все разряды, включая знаковый. Операция нормализации сводится к сдвигу нулевого слова влево до появления единицы в старшем цифровом разряде. При этом операция формирует два значения: нормализованное слово и слово, определяющее количество выполненных сдвигов.

2.ОБЩИЕ ТЕОРЕТИЧЕСКИЕ ПОЛОЖЕНИЯ ПРИ СИНТЕЗЕ АЛУ

Часть вычислительной машины, выполняющая операции по обработке данных, называется процессором. Процессор-это аппаратные средства, предназначенные для обработки команд и данных. Состоит процессор из арифметико-логического устройства, производящего обработку данных, блока управления операциями и блока управления командами. Блок управления операциями осуществляет преобразование кодов операций в последовательность электрических сигналов, инициирующих во всех устройствах и блоках ЭВМ операции по переработке и перемещению информации. Блок управления командами управляет потоком команд определяющих характер действий машины и операнды, над которыми эти действия выполняются.

Арифметико-логическое устройство служит для выполнения арифметических и логических операций над двоичными числами - операндами. Операндами могут быть двоичные числа с фиксированной и плавающей запятой, десятичные числа, команды или их отдельные поля, логические коды, алфавитно-цифровые поля.

Рассмотрим функциональную схему АЛУ на примере простейших операций - арифметических операций над числами с фиксированной запятой и логическими кодами. Структура АЛУ будет понятна, если предварительно рассмотреть задачу сложения двух двоичных чисел. Например, необходимо сложить два числа: 00111 и 01101

первое число 00111

+

второе число 01101

перенос 1111

результат 10100

Операция сложения выполняется последовательно, начиная с младшего разряда и завершается сложением старших разрядов. Таким образом, при сложении двух чисел сумматор должен начинать сложение, начиная с младшего разряда, при этом должна формироваться сумма и перенес в следующий разряд. При сложении всех последующих разрядов должен учитываться перенос из предыдущего разряда. Для выполнения операции сложения в i-ом разряде (i=O.n=1) при сложении n- разрядных чисел может быть использована комбинационная схема с тремя входами и двумя выходами. В табл.2.1 указаны возможные значения сигналов на входе одноразрядного сумматора и соответствующие им значения выходных сигналов - суммы Сi и переноса в следующий разряд Pi.

Табл.2.1.

Входы	Выходы
ai	bi	Pi+1	Рi	Сi

Ниже, на рис.2.1. приведены карты Карно и булевы функции в нормальной дизъюнктивной форме (НДФ), которые описывают структуру одноразрядного сумматора.

a_i b_i

P_i+1
a_i b_i

P_i+1

Pi = a_ib_i V P_i+1a_i V b_iP_i+1 (1)

С_i = a_ib_iP_i+1 V a_ib_iP_i+1 V a_ib _i P_i+1 V a_i b_iP_i+1 (2)

2.1.Использование сумматора для выполнения арифметических операций

Рассмотрим выполнение операции вычитания. В большинстве ЭВМ находит применение путь, при котором числа, участвующие в операции, подвергаются преобразованию в обратный или дополнительный код. Для представления числа в обратном коде необходимо произвести поразрядную инверсию, например число 01100 в обратном коде выглядит как 10011. Для преобразования двоичного числа в дополнительный код необходимо к числу, представленному в обратном коде в младший разряд добавить единицу 10011+00001=10100. Тогда для выполнения операции вычитания в сумматоре необходимо вычитаемое представить в обратном или дополнительном коде. Например, необходимо произвести вычитание из 10011 числа 01010. При выполнении этой операции обычным путем результат будет следующим:

_ 10011

01010

Если второе число представить в обратном и дополнительном кодах, то получим следующее:

+ 10011 + 10011

10101 10110

101000 101001

01001

Таким образом, использование обратного кода требует осуществления переноса единицы из старшего разряда в младший, тогда как использование дополнительного кода для вычитаемого таких действий не требует, перенос в старший разряд должен игнорироваться (во внимание не приниматься).

Для реализации указанного пути необходимо сумматор по входам Bi снабдить дополнительными логическими элементами, с помощью которых будет осуществляться прямая или инверсная передача кодов Bi. Единица в младший разряд может быть добавлена подачей на вход Рn сумматора сигнала 1. Схема, способная производить прямую и инверсную передачу кодов Bi, приведена на рис.2.5.

Рис 2.5. Схема комбинационного автомата i – го разряда сумматора – вычитателя.

Подготовка к выполнению практической работы

1. Изучить описание практической работы.

2. Ответить на все контрольные вопросы.

3. Произвести синтез параллельного АЛУ по варианту (таблица 3).

4. Разработать функциональную схему параллельного АЛУ.

5. Разработать алгоритмы выполнения операций.

6. Выполнить операции над двоичными данными (кодами), согласно списка указанного в таблице вариантов (таблица 3).

Порядок выполнения работы

1. Произвести исследование i-го разряда комбинационной части АЛУ.

2. Произвести исследование АЛУ.

Отчет должен содержать

1. Функциональную схему АЛУ со списком операций и таблицей значений управляющих сигналов.

2. Таблицу установки признаков.

Контрольные вопросы

1. Назовите этапы синтеза АЛУ?

2. Назначение АЛУ.

3. Для чего служат флаговые регистры?

4. Как производится запись признаков во флаговый регистр?

5. Назначение буферных регистров А и А’, В и В’ в схеме АЛУ?

6. Для чего используется схема MS при синтезе АЛУ?

7. Как производится использование сумматора при выполнении арифметической операции сложения?

8. Как используется сумматор при выполнении арифметической операции вычитания?

9. Как используется сумматор при выполнении арифметической операции декремент?

10. Как используется сумматор при выполнении арифметической операции инкремент?

Варианты индивидуальных заданий

Таблица 3.

N/N n/n	Число Разрядов АЛУ	Список команд	Коды операндов
А	В
0		А+В, А-1, А-В, A B, А-1, АVB, А/B, A+B+1, В A-B, B-1, B+1, , А A-B+1, A B, , B-1, A+B, , A В+1, А-В, А В,А А+В, А-В, В-1, А/В, В А-1, А+В+1, АVB, A А-В, А+В+1, В+1, , В В-1, А+В+1, , В А-1, А+В-1, , , В-1, А+В+1, А/В, А В+1, А-В+1, A B, А-В, А+В+1, В+1, , В В+1, А-В, А+В, В А+В, А-В, В+1, , А+1, А-В-1, А В, , А В-1,А+В+1, А/В, В А-В,А+В+1, АVВ, А-В,В А-1, А+В+1, , A B,А А+1, А+В-1, VВ, А

Практическая работа № 2

Дата добавления: 2015-07-14