Структура базового процессора семейства Х86 и назначение его выводов

Структурная схема МП i8086 приведена на рис.IX.3. Ее удобно представлять в виде трех основных блоков:

- блока формирования адресов и очереди команд;

- блока обработки;

- блока управления и синхронизации.

Выбранные из оперативной памяти и подлежащие выполнению команды программы, вводятся через объединенную шину адреса/данных и побайтно записываются в регистры очереди команд. Совокупность регистров очереди команд является некоторой буферной памятью между ОЗУ и процессором. Длина очереди команд составляет 6 байт, что соответствует максимально длинному формату команды, возможному для рассматриваемого процессора. Шинный интерфейс инициирует выборку последующих байт команды автоматически, как только в очереди освободятся два байта. Осуществляется это в то время, когда в блоке обработки осуществляется внутренний процесс обработки данных.

В регистре указателя инструкций IP хранится адрес очередной команды, подлежащей выполнению, а в регистре указателя стека SP размещается адрес вершины стека, т.е. последнего, занесенного в стековую область памяти, слова данных. Константы, находящиеся в командах (инструкциях), а также входные данные поступают из команды, или непосредственно из объединенной шины адреса/данных, на внутреннюю шину данных и запоминаются в регистровой памяти (РОН) процессора. Выходные данные (результаты обработки) из регистровой памяти или непосредственно с выхода ALU, через внутреннюю шину данных и, затем, через объединенную шину адреса/данных, передаются в оперативную память или периферийные устройства.

Связь любого процессора с другими блоками (устройствами) компьютера осуществляется с помощью трех типов шин (совокупностей линий, проводов, по которым передается информация):

- шины адреса (ША или AB – Address Bus);

- шины данных (ШД или DB – Data Bus);

- шины управления (ШУ или CB – Control Bus).

По шине адреса процессор передает адрес ячейки основной памяти компьютера или номер (адрес) периферийного устройства, с которым необходимо осуществить операцию обмена информации (считать очередную команду, или принять/выдать слово данных).

По шине данных осуществляется собственно обмен данными между процессором, основной памятью и периферийными устройствами.

И, наконец, через шину управления процессор выдает и получает сигналы управления, связывающие компьютер в единую систему.

При выдаче 20 разрядного физического (линейного) адреса на адресную шину процессора, он поступает на внешний 21 разрядный регистр RG, на 21-й вход которого поступает специальный бит разрешения старшего байта BHE (Byte High Enable).

Дата добавления: 2015-10-26