Завантаження і встановлення САПР Quartus II.

В лабораторних роботах будемо використовувати Quartus II версії 9.0. На сьогоднішній день остання версія Quartus II має номер 13. Чому ж обрано стару версію? Відповідь 1. Для вивчення тих базових речей, які будемо розглядати в лабораторних роботах, різниця між Quartus II 9.0 і 13.0 майже не помітна. Quartus II 9.0. має зручний інтерфейс і мінімум багів. Відповідь 2. В Quartus II 10.0 зник вбудований симулятор (програма для моделювання роботи створеної схеми). Тепер в Quartus II 10.0 і новіших версіях для моделювання необхідно використовувати програму ModelSim і писати тестбенчі, що генерують зміну вхідних сигналів у часі, на мовах опису апаратури (Verilog, SystemVerilog, VHDL, SystemC). Щоб не обтяжувати студентів надлишком інформації, вирішено обрати одну з останніх версій Quartus II, в якій ще присутній спрощений вбудований стимулятор, в якому зміну вхідних сигналів схеми можна задавати в графічному вигляді. Відповідь 3. Виконання частини лабораторних робіт необхідно перевірити на платі UP-2, на якій присутня мікросхема FPGA сімейства Flex10K. У версіях Quartus II, новіших за 9.0, ця мікросхема вже не підтримується.

Ми будемо використовувати безкоштовну версію Quartus II, яка має суфікс Web Edition. Відмінності між безкоштовною і комерційною версіями для виконання лабораторних робіт не є суттєвими. За бажанням зазначені відмінності можна переглянути за посиланням:

http://www.altera.com/literature/po/ss_quartussevswe.pdf

Для того, щоб завантажити САПР Quartus II 9.0 Web Edition необхідно перейти за посиланням https://www.altera.com/download/quartus-ii-we/dnl-quartus_we-v90.jsp На сторінці, що з’явиться, необхідно натиснути кнопку Download, яка відмічена на рисунку нижче.

Для установки завантаженого файлу необхідно запустити його на виконання. Процес установки не містить жодних складнощів. Оскільки дана версія програм безкоштовна, можна починати працювати одразу після закінчення установки.

Створення і налаштування проекту в САПР Quartus II.

Для створення проекту запустіть Quartus II і оберіть з головного меню File -> New Project Wizard. З’явиться вікно Introduction з загальною про процес створення проекту.

Налаштувань у цьому вікні немає ніяких, тому перейдемо до наступного кроку натиснувши кнопку Next.

У цьому вікні необхідно задати шлях до папки, в якій буде розташовано проект (working directory), а також вказати ім’я проекту. Переходимо до наступного кроку.

У цьому вікні є можливість підключити до проекту вже існуючі файли з кодом на Verilog, VHDL, *.bdf файли зі схемами, *.sdc файли з вимогами до проекту (необхідними характеристиками мікросхеми, як то тактова частота, затримки розповсюдження сигналу, тощо), *.vwf файли з вхідними даними для симуляції і т.д.. Для цього необхідно натиснути на кнопку “…”, обрати файли і підтвердити їх додавання до проекту натисканням кнопки “Add”. Також є можливість вказати шлях до каталогів з бібліотечними файлами натиснувши кнопку “Used Libraries…”. Прикладом бібліотек в даному випадку можуть бути каталоги, що містять файли з кодом на Verilog, VHDL, *.bdf файли зі схемами, тощо. Якщо Quartus II не знаходить необхідний файл серед файлів проекту, пошук проводиться в каталогах бібліотек. Обравши необхідні файли переходимо до наступного кроку.

На цьому кроці обираємо мікросхему (FPGA чи CPLD) всередині якої будемо реалізувати розроблювану цифрову схему. Є можливість обрати сімейство мікросхем (Device family). Це може бути або застарілий Flex10K, або більш сучасні FPGA мікросхеми початкового рівня сімейства Cyclone. Також можливий вибір CPLD мікросхем сімейств MAX II, MAX 3000, MAX 7000, чи потужних FPGA Arria і Stratix. Обравши сімейство далі можна вибрати конкретну мікросхему зі списку у відповідності до її можливостей (напруги живлення, кількості таблиць істинності і тригерів, числа виводів, типу корпусу, тощо). На цьому кроці можна обрати FPGA мікросхему присутню на платі UP2, а саме EPF10K70.

На наступному кроці можна обрати сторонні програми, за допомогою яких можна виконувати певні етапи розробки мікросхеми (синтез, оптимізацію, моделювання, аналіз затримок).

В даному курсі лабораторних робіт всі етапи розробки цифрової схеми будуть виконуватись виключно засобами Quartus II, тому на цьому етапі нічого змінювати не потрібно.

Тепер можна нажати Finish і завершити процес створення проекту.

Для налаштування проекту в САПР Quartus II необхідно вибрати з головного меню Assignments -> Setting. Також, налаштування проекту можна задавати у вікні Assignments -> Assignment Editor. Налаштування виводів мікросхеми FPGA і їх прив’язка до входів-виходів розробленої схеми здійснюється у вікні Assignments -> Pin Planner. Необхідні налаштування будемо розглядати по ходу виконання лабораторних робіт.

Дата добавления: 2015-11-16