Створення схеми дешифратора с САПР Quartus II.

Із головного меню виберіть File -> New. З’явиться вікно, в якому необхідно обрати “Block Diagram/Schematic File” і натиснути Ok. Таким чином ми створимо файл, в якому можна намалювати схему цифрового пристрою, у нашому випадку – дешифратора.

Поле для створення цифрової схеми виглядає наступним чином. Зліва бачимо панель інструментів, необхідних для створення схем.

Намалюємо схему дешифратора, що має 3-х розрядний вхід і 8 виходів, а також вхід дозволу роботи. Для цього нам знадобиться 8 елементів І, кожен з яких має 4 входи. Додамо ці елементи на схему. Для цього натиснемо на кнопку на панелі інструментів зліва. Відкриється вікно додавання символу цифрового логічного елементу на схему. Це вікно можна також відкрити просто двічі клацнувши лівою кнопкою мишки на вільному місці схеми.

Логічні елементи І містяться у категорії ptimitives -> logic. Логічний елемент І з 4-ма входами має назву and4. Ми могли б знайти такий логічний елемент просто написавши його ім’я (and4) у полі Name. Не забудьте перевірити наявність галочки біля “Repeat-insert mode”. Ця опція дозволяє обравши певний елемент додавати кілька його екземплярів на схему доти, доки не буде натиснута копка Esc. Після вибору елементу and4 натискаємо кнопку Ok і додаємо 8 екземплярів цього логічного елемента на схему. Розташовуємо ці елементи у вертикальну лінію (на рисунку нижче для економії місця показана лише частина доданих логічних елементів І).

Тепер можна додати на схему вихідні порти, які будуть виходами нашої схеми і які можна буде підключити до виходів мікросхеми FPGA, всередині якої буде розташований наш дешифратор. Порти вводу-виводу знаходяться в категорії primitives -> pin. Існує три різновиди портів – вхідні (input), вихідні (output) та двонаправлені (bidir). Оскільки зараз ми додаємо вихідні порти, обираємо порт output і додаємо 8 його екземплярів на схему.

Щойно додані логічні елементи І та порти виводу мають не дуже змістовні імена (inst, inst1, inst2, …, pin_name, pin_name1, pin_name2,..). Давай те змінимо імена виходів на Q0, Q1, Q2, тощо. Для цього необхідно клацнути правою кнопкою мишки на вихідному пору і обрати його властивості (properties), в яких можна задати нове ім’я порта. Якщо є бажання, можна змінити також імена екземплярів логічних елементів І, зайшовши у властивості цих елементів (properties) та вказавши нове ім’я елемента в полі “Instance name”.

Для того, щоб сполучити виходи логічних елементів І з вихідними портами виберемо режим сполучення елементів за допомогою провідників, натиснувши кнопку на панелі інструментів зліва. Після натиснення цієї кнопки, для проведення провідника необхідно підвести курсор до виходу логічного елемента, натиснути ліву кнопку миші, провести мишкою лінію і як тільки лінія дійде до контакту вихідного порту, відпустити ліву кнопку миші. Отримаємо таку схему (Для економії місця намальована лише частина логічних елементів і вихідних портів. Насправді їх має бути 8, оскільки наш дешифратор має 8 виходів):

Для того, щоб намалювати на схемі входи можна звичайно використати три вхідні порти. Але це не дуже гарна ідея, оскільки входом дешифратора є не три окремі лінії, а одна трьохрозряда шина. Тому необхідно створити один трьохрозрядний вхідний порт. Для цього спершу додамо на схему звичайний вхідний порт типу input. Далі зайдемо у його властивості (properties) і змінимо ім’я на Input[2..0], де квадратні скобки використовуються для позначення шини. Число зліва (в нашому випадку 2) індексує старший біт шини, а число справа (в нашому випадку нуль) індексує молодший біт шини провідників вхідного порту. Як бачите, у властивостях вхідних портів можна також задати значення логічного рівня по замовчуванню, яке буде на цьому вході, якщо він не підключений до жодного входу мікросхеми.

Наступним кроком підключимо шину провідників до щойно створеного багато розрядного вхідного порту. Для цього використаємо інструмент малювання шин натиснувши кнопку на панелі інструментів зліва. Нанесення шини на схему відбувається таким же чином, як і нанесення провідників. Але шини позначаються товстими лініями, а провідники тонкими. Кожній шині, чи провіднику можна дати своє ім’я. Для цього необхідно зайти у їх властивості (properties) і вписати це ім’я в полі Name. Ми скористаємося цією можливістю трохи пізніше. Якщо шина/провідник підключені до вхідного/вихідного порту, вони мають по замовчуванню таке ж саме ім’я, як і порт. Але при бажанні це ім’я можна перевизначити вказаним вище чином.

Для створення дешифратора, на одні входи логічних елементів І необхідно завести прямі значення входів схеми, а на інші входи логічних елементів І необхідно завести інверсні значення входів схеми. Для того, щоб відвести від шини певний провідник і сполучити його з входом логічного елемента, необхідно намалювати провідник, що сполучає шину і необхідний вхід логічного елементу. Після цього необхідно дати цьому провіднику назву, яка збігається з назвою шини, а в квадратних скобках після імені вказати індекс провідника, що відводиться від шини.

На наступному кроці необхідно отримати інверсні значення входів схеми. Це можна зробити вручну додавши до схеми три інвертори (в Quartus інвертор має назву not) і підключивши їх виходи до шини, що буде містити інверсні значення вхідних сигналів. Можна назвати цю шину Input_inv[2..0]. Якщо для зручності малювання схеми необхідно повернути логічний елемент на певний кут, потрібно клацнути правою кнопкою миші на елементі і обрати пункт меню “Rotate by degrees”.

Можна піти іншим шляхом і створити елемент, який буде інвертувати одразу шину сигналів. Такий підхід дозволить значно спростити схему. Для створення інвертора шини необхідно визвати вікно додавання елемента на схему, перейти в категорію megafunctions -> gates і обрати мегафункцію lpm_inv. Мегафункцією називається компонент створений компанією Altera, який виконує певну функцію, але внутрішня схема якого недоступна для користувача. Мегафункції компанії Altera працюють лише у FPGA мікросхемах, які вона розробляє і які відповідно підтримуються Quartus I. Для FPGA мікросхем інших виробників (наприклад, Xilinx) мегафункції компанії Altera використати не вийде. Після вибору мегафункції lpm_inv необхідно переконатися у присутності галочок біля пункту “Launch MegaWizard Plug-In”. Нажимаємо Ok і попадаємо в діалог налаштування цієї мегафункції. Спочатку необхідно вказати мову, на якій буде описуватись мегафункція. Залишаємо по замовчуванню Verilog HDL. Далі необхідно вказати ім’я мегафункції. По замовчуванню обрано lpm_inv0. Для наших лабораторних робіт необхідно давати унікальні імена всім мегафункціям. Для цього перед згенерованим по замовчуванням іменем потрібно дописувати префікс імені файла зі схемою, для якої мегафункція генерується. Припустимо, що наш файл буде називатися Decoder. Тому назвемо мегафункцію Decoder_lpm_inv0.

Натискаємо кнопку Next і попадаємо у вікно налаштувань безпосередньо мегафункції lpm_inv. Налаштування в даному випадку прості – необхідно вказати шину провідників, які даний інвертор буде інвертувати. Очевидно, що це число визначить розрядність як входів, так і виходів створеного екземпляру мегафункції. Оскільки ми будемо інвертувати 3-х бітну шину, в полі “How wide should the bus be?” необхідно вказати число 3.

Натискаємо два рази кнопку Next і попадаємо у вікно вибору файлів, які будуть згенеровані. Необхідно перевірити, чи проставлена галочка напроти пункту “Quartus II symbol file”, який відповідає за генерацію графічного позначення мегафункції, яке можна включити в графічно намальовану схему. Наживаємо Ok, екземпляр мегафункції створено. Щоб додати його до схеми, необхідно натиснути кнопку і вибрати категорію Project. В цій категорії знаходяться символи схемотехнічних блоків і мегафункції створені власноручно і додані до каталогу проекту. Оскільки у нас поки що створено один такий блок, в категорії Project буде присутній лише екземпляр мегафункції Decoder_lpm_inv0. Тож оберемо його і додамо на схему. Підключимо вхідний порт Input[2..0] до входу щойно доданого інвертора шини, а до виходу цього блоку підключимо ще одну шину і назвемо її Input_inv[2..0]. Проведемо ці дві шини паралельно і вертикально вниз та підключимо до них входи логічних елементів відповідно до схеми дешифратора. Також додамо вхід дозволу роботи дешифратора E, підключивши його до одного з входів кожного елемента І. Частина схеми, що вийде в результаті показана на одному з наступних рисунків.

Тепер необхідно зберегти файл зі створеною схемою. Збереження файлів зі схемами, або вихідними кодами потрібно робити, як можна частіше, щоб запобігти втраті інформації при раптовому зависанні чи перезавантаженні комп’ютера. Щоб зберегти щойно створений файл обираємо з головного меню File -> Save (або натискаємо Ctrl+S). У вікні, що з’явиться, пишемо назву файла, наприклад, Decoder. Розширення файлу, що містить графічно намальовану схему матиме назву *.bdf. Тому повне ім’я створеного файлу буде Decoder.bdf. Надалі для збереження цього файлу необхідно буде просто обрати File -> Save, або натиснути Ctrl+S. Ім’я файлу вказуємо лише при першій спробі збереження. Для того, щоб зберегти файл під іншим іменем необхідно обрати з головного меню File -> Save As і вказати нове ім’я файлу.

Тепер можна створити файл символу для розробленої схеми, щоб можна було включати її в інші, більш складні схеми. Для цього необхідно обрати з головного меню File -> Create/Update -> Create Symbol Files For Current File. У вікні, що з’явиться, необхідно вказати ім’я символу, який створюється. Назвемо його Decoder.bsf (Розширення *.bsf присвоюється всім файлам-символам, які використовуються для більш компактного представлення частини схеми). Щоб додати щойно створений символ на схему, можна створити новий *.bdf файл, зайти у вікно додавання нового компоненту і обрати створений символ в категорії Project. Ось так виглядатиме символ нашого дешифратора:

Доречі, якщо ми хочемо створити представлення намальованої схеми за допомогою мови Verilog чи VHDL, необхідно обрати з головного меню File -> Create/Update -> Create HDL Design File for Current File. У вікні, що з’явиться необхідно буде обрати мову (Verilog/VHDL).

Відкриється вікно налаштувань, а саме вкладка General. На вкладці General можна вказати файл зі схемою (модулем) верхнього рівня ієрархії нашого проекту (Top-level entity). Іншими словами, це головний файл проекту, в якому описана схема, входи-виходи якої підключаються безпосередньо до виводів FPGA. Така схема може складатися з блоків, які містять схеми більш низького рівня ієрархії. Необхідність правильного налаштування “Top-level entity” буде показано пізніше, під час опису процесу створення цифрової схеми.

На вкладці Files можна додати, чи вилучити з проекту файли зі схемами. Механізм налаштувань цього типу схожий на той, що був на етапі додавання файлів під час створення проекту. Це саме можна сказати і про вкладку Libraries.

На вкладці Device можна обрати мікросхему FPGA або CPLD, для якої відбувається проектування. Як видно з наведеного нижче рисунку, інтерфейс вибору мікросхеми майже такий же, як і під час створення проекту. Додалася можливість обрати Migration Devices – інші мікросхеми, на які ви можливо плануєте перенести проект в майбутньому. При виборі альтернативних мікросхем у якості “Migration Devices”, автоматична розробка прошивки FPGA створюється таким чином, щоб потім її можна було використати для цих Migration Devices”.

Дата добавления: 2015-11-16