Лабораторная работа 4

Тема: разработка элементарного вычислителя.

Задание:

Разработать АЛУ, которое в зависимости от кода команды должно выполнять заданный набор действий над операндами. Набор действий определяется вариантом. В зависимости от кода операции может использоваться один или два операнда. Разрядность данных совпадает с разрядностью слова памяти в лабораторной работе 2.

Для каждого варианта АЛУ может выполнять 5 различных операций: 4 бинарных операции и одна унарная.

Унарная операция выбирается в соответствии с номером варианта из следующего набора:

1) NOT

2) Увеличение на 1

3) Уменьшение на 1

Бинарные операции выбираются в соответствии с номером варианта из следующего набора

1) Сложение (реализовать двумя способами)

2) Вычитание (реализовать двумя способами)

3) Смена знака на противоположный

4) Операция кругового сдвига (первого на количество бит, указанном во втором второе или наоборот)

5) Операция «Сложения по модулю 2»

6) Операция умножения

Кроме этого, во всех вариантах реализуется операция умножения.

Варианты задания:

N варианта	Унарная операция (0)	Бинарная операция (1)	Бинарная операция (2)	Бинарная операция (3)	Бинарная операция (4)
	(N mod 3)+1

Код операции и операнды на вход АЛУ для четных вариантов поступают параллельно, для нечетных - последовательно.

Порядок выполнения работы:

1. Выполнить описание объекта моделирования на VHDL

2. Разработать тестовое окружение для объекта моделирования.

3. Выполнить тестирование правильности функционирования объекта моделирования.

Содержание отчета:

1. Постановка задачи, вариант задания

2. Алгоритмы реализуемых операций

3. Текст программы на языке VHDL

4. Результаты моделирования

Лабораторная работа 5

Разработка вычислительной системы на баз компонентов, разработанных в лабораторной работе 2 и 3.

Вычислительная система включает в себя один процессор, построенный на базе элементарного вычислителя (в соответствии с вариантом), компонент памяти и блок управления. Блок управления прочитывает из файла и записывает в память программу. После выполнения программы проверяет результат ее выполнения.

Процессор включает в себя элементарный вычислитель и блок взаимодействия с памятью. Блок взаимодействия с памятью прочитывает из памяти команды и записывает в память результаты.

Формат команды:

Код операции, адрес первого операнда, адрес второго операнда, адрес результата.

(размеры полей определяются разработчиком, суммарная длина команды должна быть равна целому количеству слов памяти)

Адрес первой команды в памяти задается параметрически.

Блок управления подключается к отдельному порту памяти.

N варианта	Количество процессоров

Порядок выполнения работы:

4. Выполнить описание объекта моделирования на VHDL

5. Разработать тестовое окружение для объекта моделирования.

6. Выполнить тестирование правильности функционирования объекта моделирования.

Содержание отчета:

5. Постановка задачи, вариант задания

6. Алгоритмы реализуемых операций

7. Текст программы на языке VHDL

8. Результаты моделирования

Дата добавления: 2015-12-08