Загальна характеристика статичних запамятовувальних пристроїв

Статичні ОЗП розділяють на наступні типи:

· асинхронні, які дозволяють задавати керуючі сигнали як імпульсами, так і рівнями;

· тактовані, коли деякі, сигнали повинні бути обов'язково імпульсами, наприклад, сигнал дозволу роботи ;

· синхронні, в яких організований конвеєрний канал передачі даних, що синхронізується від тактової системи процесора.

У статичних ЗП функцію запам'ятовувань біта інформації виконують тригери. Вони реалізуються за будь-якою схемотехнікою – ТТЛШ, І²Л, ЕСЛ, п-МОН, КМОН тощо. Найінтенсивніше розвиваються ОЗП на КМОН-структурах, які при зменшенні роздільної здатності до 0,2 мкм досягають високої швидкодії. При цьому вони зберігають свої традиційні переваги – велику інформаційну ємкість і дуже мале енергоспоживання – до долей мікровольта на один ЕП.

Для побудови ЕП статичних ЗП широко використовують RS-тригери за схемотехнікою КМОН. Типова схема такого RS-тригера містить:

· власне тригер на транзисторах F73 і VT5 (n-тип) і на транзисторах навантажень VT2 і VT4 (р-тип);

· ключі вибірки на транзисторах VT1 і VT6 (рис. 6.5).

З прямим й інверсним виходами тригера через ключі вибірки зв'язані розрядні лінії записування-зчитування РЛ0_j і РЛ1_j. У режимі зберігання транзистори VT1 і VT6 закриті (логічна одиниця). При виборі даного тригера (лінія вибору ЛВ_i = 1) для записування одиниці встановлюють Р_лоj = П_ро, Р_л1j = 1, а при записуванні нуля – навпаки.

Під час зчитування даних сигнал ЛВ_i= 1 і двонаправлені ключі VT1 і VT6 відкриваються. При цьому напруга паразитної ємкості С_П1 або С_П2 збільшується на значення у плечі закритого транзистора VT5 або VT3. Наприклад, якщо тригер знаходиться в стані логічної 1, то заряджається паразитна ємкість C_П2.

Якщо тригер знаходиться в стані логічного 0, то заряджається паразитна ємкість C_П1. При цьому стан тригера не змінюється, значення напруги з паразитних ємкостей подаються на диференціальний підсилювач, підключення якого показане на рис. 6.5 штриховою лінією. Підсилювач формує на виході значення, відповідне логічним 1 або 0.

Рис. 6.5. Схема RS-тригера на КМОН-структурах

Схему вихідного каскаду з трьома станами, який широко використовується в статичній пам'яті на КМОН-структурах, показано на рис. 6.6а. Транзистори VT1 і VT2 побудовані за p-МОН технологією, а VT3, VT4 – за n-МОН технологією. Сигнал передається на вихід інверсним кодом тільки за умови = O = l. У цьому випадку транзистори VT2 і VT3 утворюють інвертор, а транзистори VT1 і VT4 відкриті й насичені. Для інших комбінацій керуючих сигналів схема знаходиться в третьому стані.

Рис. 6.6. Вихідний каскад з трьома станами на КМОН-структурах: а – схема; б – еквівалентна схема для відкритого стану

Дата добавления: 2015-10-24