Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Разработка алгоритма УПОКС

Читайте также:
  1. II. разработка проектов
  2. Гипотезы исследования. Разработка соответствующих макетов таблиц
  3. Глава девятая: Разработка скоростной метлы
  4. Для реализации логики алгоритма и программы с точки зрения структурного программирования НЕ ДОЛЖНЫ применяться
  5. Жанры телерекламы и разработка литературного сценария
  6. ЛЕКЦИЯ (методическая разработка)
  7. ЛЕКЦИЯ (методическая разработка)

2.1 Алгоритм работы блока кодирования представлен на рисунке 2.1.

 

Рисунок 2.1 – Алгоритм работы блока кодирования


Алгоритм работы блока кодирования представлен на рисунке 2.1. После подачи питания на устройство происходит приведение в исходное состояние блока кодирования, после чего блок переходит в режим ожидания сигнала разрешения работы. После получения сигнала разрешения кодирования блок анализирует состояние сигнала выбора синхросигнала. При нахождении последнего в состоянии логической ‘1’ формируется синхросигнал первого типа, в противном случае – второго типа. После формирования синхросигнала блок переходит к кодированию шестнадцатиразрядного слова в последовательный код. Вместе с кодированием информационных разрядов происходит расчет значения разряда бита четности, который передается по окончанию передачи.

 


2.2 Алгоритм работы блока декодирования представлен на рисунке 2.2.

 

 

Рисунок 2.2 – Алгоритм работы блока декодирования

После подачи питания на устройство происходит приведение в исходное состояние блока декодирования, после чего переходит в режим ожидания сигнала разрешения, который сообщает о декодировании синхросигнала, появившегося на информационной линии. При наличии сигнала разрешения блок декодирования начинает формировать из поступающего по информационной линии последовательного кода шестнадцатиразрядный параллельный код. После декодирования информационных разрядов блок декодирования проводит проверку принятого бита четности. В случае получения неверного значения формируется сигнал ошибки.

 



Дата добавления: 2015-07-08; просмотров: 144 | Нарушение авторских прав


Читайте в этой же книге: Специфика конструирования и отладки на ПЛИС и SOPC. | Алгоритм декодирования синхросигнала | Расчет тактовой частоты | Экономическая часть | Расчет себестоимости разработки дипломного проекта | Экономическая эффективность | Производственная санитария | Пожарная безопасность при эксплуатации ЭВМ | Оказание первой помощи при поражении электрическим током |
<== предыдущая страница | следующая страница ==>
Исходные данные на дипломное проектирование| Разработка функциональной схемы

mybiblioteka.su - 2015-2024 год. (0.006 сек.)