Архитектура системного интерфейса современных ПК. Назначение компонентов. Режимы передачи информации по системными шинами.

1.19. АРХІТЕКТУРА СИСТЕМНОГО ІНТЕРФЕЙСУ СУЧАСНИХ ПК. ПРИЗНАЧЕННЯ КОМПОНЕНТ. РЕЖИМИ ПЕРЕДАЧІ ІНФОРМАЦІЇ ПО СИСТЕМНИМ ШИНАМ.

Системная или материнская, плата ПК является основой системного блока, определяющей архитектуру и производительность компьютера. На ней устанавливаются следующие обязательные компоненты: процессор и сопроцессор, память (постоянная ROM или Flash BIOS, оперативная DRAM, кэш SRAM), средства вода/вывода, интерфейсные схемы и разъемы шин расширения, кварцевый генератор синхронизации со схемой формирования сброса системы по сигналу PowerGood от блока питания или кнопки RESET, дополнительные стабилизаторы напряжения питания для низковольтных процессоров VRM.

Современные платы исполняются на основе чипсетов – наборов из нескольких БИС, реализующих все функции связи основных компонентов – процессора, памяти и шин росширения. Чипсет определяет возможности применения различных типов процессоров, основной и кэш-памяти и ряд других характеристик системы, определяющих возможности ее модернизации. Его тип влияет на производительность системы.

Современные чипсеты обеспечивают совместимость установленных на системную плату модулей и позволяют во время выполнения POST выполнять автоматическую идентификацию типов установленных компонент.

Основной тактовый генератор системной платы вырабатывает высокостабильные импульсы опорной частоты, используемой для синхронизации процессора, системной шины и шин ввода/вывода. Поскольку быстродействие различных компонентов существенно различается, в компьютерах на процессорах класса 486 и старше применяется деление опорной частоты для синхронизации шин ввода/вывода и внутреннее умножение частоты в процессорах.

Центральную роль в архитектуре играет процессор. К его локальной шине (Host Bus) подключаются модули вторичного кэша. Основная динамическая память имеет собственную мультиплексированную шину адреса и шину данных, обычно изолированную от локальной шины процессора.

Следующий этаж архитектуры – устройства подключенные к PCI. Эта шина является центральной в современных системных платах, и все интерфейсные адаптеры, а также системные средства ввода/вывода в конечном счете общаются с ядром системы через шину PCI. Кроме плат расширения, устанавливаемых в слоты шины PCI, ее абонентом является и мост PIIX.
Основная задача шин – объединить в одну систему разнообразную номенклатуру модулей, обеспечив их высокопроизводительную надежную работу. Под надлежащей работой следует понимать выполнение условий открытости, совместимости, однотипности, гибкости, надежности, ремонтопригодности, эффективности и др. требований. Суть этих всех требований можно сформулировать так: замена одних шин другими не должна сопровождаться появлением архитектурных ограничений. Наличие существенных различий в производительности между различными модулями привело к необходимости использовать в современных ПК систему шин, вместо одной общей.
У разных шин организация работы разная. Однако при при этом ряд положений используется общий. Общая организация работы шины может быть представлена как совокупность механизмов каждый из которых выполняет вполне определенную функцию передачи информации, например, чтение из памяти или порта запись в них и т.д. Организацию управления работы шины можно представить, как переход от выполнения одного механизма к другому.

Время, занимаемое выполнением отдельного механизма называется циклом шины. Продолжительность цикла шины является случайной величиной, а его начало и конец являются асинхронными. Для упрощения управления шиной длина цикла составляется из временных квантов одинаковой продолжительности, называемых тактом шины. Во время любого такта цикла шины выполняются определенные действия, которые можно разбить на две группы: установление состояния шины и выполнение команд, предписанных реализуемым механизмом передачи.

Пакетный режим передачи. Адрес передается один раз, после чего передается пакет данных с линейно-возрастающими адресами. Количество циклов данных в пакете заранее определено, но перед последним циклом инициатор обмена при введенном сигнале разрешения обмена (IRDY#) снимает специальный сигнал пакетной передачи (FRAME#). После последней фазы данных инициатор снимает сигнал IRDY# и шина переходит в состояние покоя. Это стандартный режим работы шины PCI.
Конвейеризация обращений к памяти. Данный режим используется в высокоскоростных шинах (AGP). При неконвеиризированых обращениях шины во время реакции памяти на запрос шина простаивает. Конвейерный доступ позволяет в это же время передавать следующие запросы, а потом получить полный поток передаваемых данных. Спецификация AGP предусматривает возможность постановки в очередь до256 запросов, при этом поддерживает две пары очередей для операций записи и чтения памяти с высоким и низким приоритетом.
Сдвоенные передачи данных обеспечивают повышение пропускной способности шины в 2 раза без изменения тактовой частоты шины. Суть сдвоенной передачи в том, что блоки данных передаются, как по фронту так и по спаду сигнала синхронизации (в AGP в шине ATA в режиме UltraDMA-33).

1.20. РАСПРЕДЕЛЕНИЕ СИСТЕМНЫХ РЕСУРСОВ МЕЖДУ компонентов ПК. Технология PnP и ее РЕАЛИЗАЦИЯ в шинах PCI и ISA / EISA.

1.20. РОЗПОДІЛЕННЯ СИСТЕМНИХ РЕСУРСІВ МІЖ КОМПОНЕНТАМИ ПК. Технологія PnP та її РЕАЛІЗАЦІЯ В ШИНАХ PCI та ISA/EISA.

Наиболее распространенными для подключения карт расширения PC являются шины ISA и PSI. В шину PSI заложены возможности автоматического конфигурирования установленных адаптеров. Спецификация шины ISA требует, чтобы всем картам назначались свои системные ресурсы – области адресов в пространствах памяти и ввода/вывода, линии запросов прерываний и каналы прямого доступа к памяти. При этом по используемым ресурсам платы не должны конфликтовать. Шина ISA не имеет механизмов автоматического конфигурирования и распределения ресурсов, так что все заботы по конфигурированию устанавливаемых адаптеров и разрешению конфликтов ложится на пользователя. Задача конфигурации осложняется и из-за отсутствия общего механизма автоматической передачи установленных параметров прикладному и системному программному обеспечению. После конфигурирования адаптеров, установленные параметры заносятся в какие-либо конфигурационные файлы. При необходимости смены конфигурации всю роботу по конфигурированию приходится проводить повторно.

Некоторое облегчение конфигурирования принесло применение в адаптерах энергонезависимой памяти (NVRAM или ее разновидности - EEPROM), хранящей конфигурации настроек, в том числе и использования системных ресурсов. Конфигурирование этих адаптеров выполняется программно специальной утилитой, а не с помощью джамперов. Во время конфигурирования утилита может проверить выбираемые установки на наличие конфликта. Преимуществом конфигурирования с помощью NVRAM является и то, что программный драйвер, «знающий» данную карту, сумеет прочитать и сделанные установки, так что необходимость в конфигурационных файлах отпадает.

Однако это еще не решение проблемы автоконфигурирования в полном объеме. Ключевым моментом в автоконфигурировании является возможность на начальном этапе конфигурирования изоляции каждой карты от всех остальных. Тогда программные средства конфигурирования смогут вести с картой корректный диалог, на который не влияет присутствие других карт. Кроме того необходимо обеспечить единый метод двустороннего обмена конфигурационной информацией между картой и программным обеспечением. Возможность изоляции карт при конфигурировании заложена в шины MCA, PCI и EISA. В EISA для каждого слота возможно программное селективное управление сигналом AEN, запрещающим дешифрацию адресов портов ввода/вывода. Кроме того, в системе с шиной EISA имеется дополнительная энергонезависимая память конфигурирования слотов. В шине ISA все сигналы всех слотов соединяются параллельно, а хранилище конфигурационной информации не предусмотрено.

Мосты PCI – аппаратные средства подключения шины PCI к другим шинам. Host Bridge – главный мост – используется для подключения к системной шине. Peer-to-Peer Bridge – одноранговый мост – используется для соединения двух шин PCI. При конфигурировании мостов им указывается распределение системных ресурсов по шинам, которые они связываются. Таким образом задаются пути транслирования управляющих сигналов по шинам и управление буферами данных, обеспечивая для каждого адреса памяти или ввода/вывода единственную шину назначения, по крайней мере для операций чтения.

Среди устройств PnP выделяется класс динамически конфигурируемых устройств DCD. Ресурсы, используемые ими, могут динамически переназначаться во время работы, не требуя перезагрузки операционной системы. К этому классу относятся устройства PnP ISA и PCI. Устройство DCD может находится в заблокированном состоянии, тогда ресурсы не могут быть изменены до разблокирования.
Решением задачи изоляции карт ISA, программного распределения системных ресурсов, конфигурирования и передачи параметров операционной системе и прикладному ПО является спецификация компании Intel и Microsoft Plug and Play «ISA Specification». Вышеперечисленные задачи решаются для карт PnP, которые могут работать и в окружении более старых карт.

Конфигурирование в системе PnP состоит из следующих шагов: Производится изоляция одной карты от всех остальных; Карте назначается CSN (Card Select Number), с помощью которых могут работать дальнейшие команды PnP; С карты считываются данные о сконфигурированных и поддерживаемых ресурсах. Эти шаги повторяются для всех карт, после чего: Производится распределение системных ресурсов, выделяемых каждой карте; Каждая карта конфигурируется согласно выбранному распределению ресурсов и активируется.

Все шаги конфигурирования выполняет POST, если BIOS имеет поддержку PnP, или операционная система при загрузке. PnP BIOS может ограничится конфигурированием и активацией только устройств, участвующих в загрузке, оставляя конфигурирование и активацию дополнительных устройств операционной системе.

Для конфигурирования карт PnP, необходимо внести всего три 8-битных системных порта, с которыми процессор может общатся, применяя инструкции ввода/вывода с однобайтной передачей данных. Карты PnP должны использовать 12-битное декодирование адреса ввода/вывода а не 10-битное, как принято в традиционных картах ISA.

Порт ADDRESS (0279h, только запись) используется для адресации регистров PnP, запись в него производится перед обращением к портам WRITE_DATA и READ_DATA. Этот же порт используется и для записи последовательности кодов ключа инициализации. Выбор адреса для него обусловлен тем, что ни одна разумно сделанная карта не будет пытаться использовать для записи адрес регистра состояния стандартного LPT-порта.

Порты WRITE_DATA (0А79h, только запись) и READ_DATA (перемещаемый в диапазоне 0203h-03FFh, только чтение) используются для обмена данными с регистрами PnP. Адрес порта WRITE_DATA картами с 10-битным декодированием будет восприниматься как тот же адрес, что и у предыдущего порта, так что конфликт исключен. Перемещаемому адресу порта READ_DATA программное обеспечение PnP во время исполнения протокола изоляции может легко найти бесконфликтное положение. Адрес этого порта сообщается всем картам записью в их управляющий регистр PnP.

В конфигурационный режим логика PnP переводится с помощью ключа инициализации. Ключ представляет собой последовательность записей в порт ADDRESS. Аппаратная логика карты, проверяющая ключ, основана на сдвиговом регистре с обратными связями LFSR.
Протокол изоляции основан на уникальном идентификаторе Serial Identifier, хранящемся в памяти каждой карты PnP. Этот идентификатор представляет собой ненулевое 72-битное число, состоящее из двух 32-битных полей и 8-битного контрольного кода, вычисляемого с помощью регистра LFSR. Первое 32-битное поле – идентификатор производителя. Второе поле назначается производителем уникально для каждого экземпляра всех выпускаемых им карт. Доступ к идентификатору осуществляется последовательно, начиная с бита 0 нулевого байта идентификатора производителя и заканчивая битом 7 контрольной суммы. Протокол изоляции может быть программно инициирован в любой момент времени посылкой конкретного ключа инициализации, переводящего все карты в конфигурационный режим. В этом режиме карта ожидает 72 пары операций чтения порта READ_DATA. Ответ каждой карты на эти операции определяется значением очередного бита ее последовательного идентификатора.

Программа конфигурирования проверяет данные, возвращаемые во время всех пар циклов чтения, и побитно собирает идентификатор. Если при переборе нескольких возможных адресов не удается считать корректного идентификатор, то принимается решение об отсутствии карт PnP в системе (вообще или с неназначенным CSN).

По завершении протокола изоляции программное обеспечение имеет список идентификаторов, сообщенных и самим картам. Далее общение программы с каждой картой идет по ее селективному номеру CSN, фигурирующему в командах PnP. Нулевой CSN присваивается картам по программному или аппаратному сбросу и используется как широковещательный адрес.

Обращения к регистрам PnP представляют собой операции записи или чтения портов ввода/вывода по адресам WRITE_DATA или READ_DATA соответственно. При этом для указания конкретного регистра PnP используется индекс – номер этого регистра, предварительно записанный в ADDRESS.

Каждая карта имеет стандартный набор регистров PnP, причем часть из них относится к карте в целом, а часть – к каждому устройству, входящему в карту. В любой момент времени в индексном пространстве регистров PnP отображаются общие регистры карты и регистры только одного логического устройства. Выбор логического устройства осуществляется записью в регистр Logical Device Number, входящий в группу управляющих регистров карты.

С точки зрения PnP карта может перебывать в нескольких состояниях. Isolate, Config (с помощью команды WAKE[CSN]), при этом все другие карты переходят в режим Sleep. Программирование каждого логического устройства завершается установкой его бита активации на шине ISA, а всей карты – переводом ее в состояние Wait for key. После перехода всех карт в это состояние их случайное реконфигурирование будет блокировано 32-байтным ключом. Доступ к регистрам PnP возможен через ключ в любое время, но запись в них должна производится в полной уверенности о знании последствий.

Каждое логическое устройство имеет собственные дескрипторы используемых системных ресурсов: дескрипторы памяти, дескрипторы областей ввода/вывода, дескрипторы запросов прерываний, дескрипторы каналов прямого доступа к памяти.

1.21. Средства кэширования МП. Назначение и характеристики. Типы кэш-памяти. Режимы работы при чтении / записи информации

1.21. ЗАСОБИ КЕШУВАННЯ МП. ПРИЗНАЧЕННЯ ТА ХАРАКТЕРИСТИКИ. ТИПИ КЕШ-ПАМ'ЯТІ. РЕЖИМИ РОБОТИ ПРИ ЧИТАННІ/ЗАПИСУВАННІ ІНФОРМАЦІЇ.

Кэш является дополнительным и быстодействующим хранилищем копий блоков информации основной памяти. Он хранит лишь ограниченное количество блоков даных и каталог – список их текущего соответствия областям основной памяти. Кроме того, кэшироваться может не вся память, доступная процессору (обычно основная динамическая память системной платы). При каждом обращении к кэшируемой памяти контроллер кэш-памяти по каталогу проверяет, есть ли действительная копия затребованых даных в кэше. Если она там есть, то это случай кэш-попадания, и обращение за даными происходит только из кэш-памяти. В противном случае это кэш-промах и данные берутся из основной памяти. В соответствии с алгоритмом кэширования блок даных, считаный из основной памяти при определенных условиях, заменит один из блоков кэша. Обращение к основной памяти может начатся одновременно с поиском в каталоге, а в случае попадания – прерваться (архитектура Look Aside). Это экономит время, но приводит к излишнему энергопотреблению. Друго вариант – обращение к основной памяти начинается после промаха (архитектура Look Through).
В современных компьютерах кэш обычно строится по двухуровневой системе. Первичный кэш встроен в процессор и работает на внутренней тактовой частоте процессора. Для повышени производительности для данных и команд часто используется раздельный кэш. Вторичный кэш обычно устанавливается на системной плате и работает на внешней тактовой частоте процессора – частоте системной шины.

Кэш-контроллер обеспечивает когерентность – согласованость данных кэш-памяти обоих уровней с данными основной памяти. Контроллер оперирует строками фиксированной длины, которая может хранить копию основного блока памяти. С каждой строкой кэша связана информация об адресе скопированого в нее блока памяти и признаки ее состояния. Строка может быть действительной или пустой. Информация о том, какой именно блок занимает строку и ее состояние называется тэгом и хранится в связанной с данной строкй памяти тэгов. Возможен вариант секторированого кэш, при котором одна строка содержит несколько смежных ячеек – секторов, размер которых соответствует минимальной порции обмена даных кэша с основной памятью. Поведение кэш-контроллера при операции записи в память, когда копия затребованой области находится в строке кэша, определяется политикой записи. Существует два основных алгоритма записи дааных из кэша в основную память: сквозная запись WT (Write Through) и обратная запись WB (Write Back).
WT предусматривает выполнение каждой операции записи, попадающей в кэшированный блок, одновременно и в строку кэша и основную память. При этом процессору при каждой записи придется ожидать окончания относительно длительной записи в основную память. Алгоритм прост в реализации, но обладает низкой эффективностью записи.

WB позволяет уменшить количество операций записи на шине основной памяти. Если блок памяти, в который должна производиться запись, отображен и в кэше, то физическая запись будет произведена в эту действительную стоку кэша, и она будет отмечена как грязная, т.е. требующая выгрузки в основную память. Только после этой выгрузки строка станет чистой. В основную память данные переписываются только целой строкой или непосредственно перед ее замещением в кэше новыми даными.

В зависимости от определения взаимного соответствия строки кэша и области основной памяти различают три архитектуры кэш-памяти: кэш прямого отображения, полностью ассоциативный кэш и частично-ассоциативный кэш.

Дата добавления: 2015-11-16