Логические элементы с тремя состояниями выхода. Принцип действия. Упорядочение работы нескольких элементов на одну общую линию интерфейса (магистральные интерфейсы)

1.2 ЛОГІЧНІ ЕЛЕМЕНТИ З ТРЬОМА СТАНАМИ ВИХОДУ. ПРИНЦИП ДІЇ. ВПОРЯДКУВАННЯ РОБОТИ ДЕКІЛЬКОХ ЕЛЕМЕНТІВ НА ОДНУ СПІЛЬНУ ЛІНІЮ ІНТЕРФЕЙСУ (МАГІСТРАЛЬНІ ІНТЕРФЕЙСИ)

Часто возникает необходимость подключения выходов нескольких цифровых микросхем к одной нагрузке. Одним из способов объединения выходов является использование в выходных каскадах микросхем транзисторов, один из выводов которых (коллектор, эмиттер, сток, исток) нику­да не подключен. Такой вывод называют открытым.

Покажем схематически (рис. 3.25), как объединяются выходы микросхем с открытым коллектором. Такую схему называют «монтажным (проводным) ИЛИ».

Если открытым является коллектор транзистора п-р-п- типа, эмиттер транзистора р-п-р- типа, сток транзи­стора с каналом n-типа, исток транзистора с каналом р-типа, то вывод обозначают символом . Если открытым является коллектор транзистора p-n-р-типа, эмиттер транзистора n-р-n-типа, сток транзистора с каналом р- типа, исток транзистора с каналом n-типа, вывод обозна­чают символом .
Выходные каскады некоторых микросхем могут рабо­тать в таком режиме, когда микросхема оказывается фактически отключенной от нагрузки. Это так называемое третье (высокоимпедансное) состояние микросхемы. Использование третьего состояния является еще одним способом объединения выходов микросхем, который широ­ко используется в вычислительной технике, при подключении к общей шине многих устройств. Приведем фрагмент схемы, поясняющей возникновение третьего состояния (рис. 3.26). Если оба транзистора закрыты, то микросхема и нагрузка фактически являются разъединенными. Наличие третьего состояния обозначают символом

При использовании в едином цифровом устройстве микросхем различных серий, и в особенности различных логик, может возникнуть проблема согласования уровней входных и выходных напряжений. Для указанных целей производятся специальные микросхемы, которые называют преобразователями уровня сигналов.

1.3 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ МОТ / КМОП: Базовые логические элементы. АНАЛИЗ АМПЛИТУДНО-ПЕРЕДАТОЧНЫХ (амплитудное ИЛИ СТАТИЧЕСКОЙ) ХАРАКТЕРИСТИКИ. Статические и динамические параметры.

1.3 ЛОГІЧНІ ЕЛЕМЕНТИ МОП/КМОП: БАЗОВИЙ ЛОГІЧНИЙ ЕЛЕМЕНТ. АНАЛІЗ АМПЛІТУДНО-ПЕРЕДАТОЧНОЇ (АМПЛІТУДНОЇ АБО СТАТИЧНОЇ) ХАРАКТЕРИСТИКИ. СТАТИЧНІ ТА ДИНАМІЧНІ ПАРАМЕТРИ.

В микросхемах n -МОП и р-МОП используются ключи на МОП-транзисторах с n-каналом и динамической нагрузкой и на МОП-транзисторах с p-каналом.
Рассмотрим базовый элемент логики п- МОП, реализующий функцию ИЛИ-НЕ (рис. 3.31). Он состоит из нагрузочного транзистора Т3 и двух управляю­щих транзисторов Т1и Т2. Если оба транзистора T1 и Т2 закрыты, то на выходе устанавливается высокий уровень напряжения. Если одно или оба напряжения и1 и и2 име­ют высокий уровень, то открывается один или оба тран­зистора Т1и Т2 и на входе устанавливается низкий уро­вень напряжения, т. е. реализуется функция

Для исключения потребления мощности логическим элементом в статическом состоянии используются комплементарные МДП — логические элементы (КМДП или КМОП-логика). В микросхемах КМОП используются комплементарные ключи на МОП-транзисторах. Они от­личаются высокой помехоустойчивостью. Логика КМОП является очень перспективной. Рассмотренный ранее комплементарный ключ фактически является элементом НЕ (инвертором).

Рассмотрим КМОП — логический элемент, реализую­щий функцию ИЛИ-НЕ (рис. 3.32), Если входные напря­жения имеют низкие уровни (и1 и и2 меньше порогового напряжения «-МОП-транзистора Uзи порогn), то транзисто­ры Т1и Т2 закрыты, транзисторы Т3 и Т4 открыты и вы­ходное напряжение имеет высокий уровень. Если одно или оба входных напряжения и1 и и2 имеют высокий уро­вень, превышающий Uзи порогn, то открывается один или оба транзистора Тх и Т2, а между истоком и затвором одного или обоих транзисторов Т3 и Т4 устанавливается низкое напряжение, что приводит к запиранию одного или обо­их транзисторов Т3 и Т4, а следовательно, на выходе уста­навливается низкое напряжение. Таким образом, этот элемент реализует функцию и потребляет мощность от источника питания лишь в короткие проме­жутки времени, когда происходит его переключение.

n-МОП	КМОП

При нулевом входном напряжении (Uвх = 0) канал имеет очень большое сопротивление и на выход ключа подается напряжение питания через резистор R. Выходное напряжение логической единицы (U1вых) равно напряжению питания +Е. При увеличении входного напряжения выше U' сопротивление канала постепенно уменьшается и на выход подается часть напряженияисточника питания с делителя, образованного сопротивлением канала и резистором R (участок А-В на рис. слева). Сопротивление канала не может уменьшится до нуля. При входном напряжении выше U" сопротивление канала достигает минимальной величины и дальнейшее увеличение входного напряжения не влияет на сопротивление канала.

При входном напряжении выше U" выходное напряжение логического нуля (U0вых) определяется соотношением: U0вых = Е * Rк мин / (R + Rк мин). Где: Rк – минимальное сопротивление канала.

Величины U', U" и Rк мин - определяются технологическими параметрами: степень легирования канала, степень шероховатости поверхности канала, геометрические размеры канала; а также напряжением питания электронного ключа.
На участке А-В, т.е. при входном напряжении от U' до U" электронный ключ работает как аналоговый усилитель с коэффициентом усиления Ku = Uвых / Uвх.

Точка пересечения передаточной характеристики с биссектрисой первого квадранта (точка С на рис. слева) определяет пороговое напряжение Uпор электронного ключа.

Переходная характеристика КМОП ключа приведена на рис. справа. При нулевом входном напряжении транзистор с n-каналом VT1 закрыт (сопротивление канала очень велико), а транзистор с р-каналом VT2 открыт (сопротивление канала – Rк мин), т.к. к его затвору относительно истока приложено напряжение источника питания.

Поэтому на выходе ключа напряжение логической единицы: U1вых = +Е. При увеличении входного напряжения выше U' (точка А на рис. справа) начинает уменьшаться сопротивление канала транзистора VT1, а сопротивление канала VT2 - увеличивается. Выходное напряжение постепенно уменьшается и в конце участка А-В практически доходит до нуля (U0вых = 0) при полном закрывании транзистора VT2 и уменьшении сопротивления канала транзистора VT1 до величины Rк мин На участке А-В оба транзистора работают в активном режиме усиления аналогового сигнала с коэффициентом усиления по напряжению: Ku = Uвых / Uвх.

При этом оба канала имеют конечное сопротивление и через два транзистора течет сквозной ток от источника питания. С увеличением входного напряжения выше U" канал транзистора VT2 закрывается и ток через КМОП ключ от источника питания не потребляется. Таким образом, при входном напряжении ниже U' а также выше U" ток через КМОП ключ от источника питания практически не течет. Статическая потребляемая мошность близка к нулю. Пороговое напряжение Uпор определяется как точка пересечения передаточной характеристики с биссектрисой первого квадранта (точка С). Пороговое напряжение почти равно половине напряжения источника питания. Участок с напряжением U'- U" примерно равен 10..20% от напряжения источника питания, но имеет технологический разброс относительно середины напряжения источника питания. Поэтому входное напряжение низкого логического уровня U0вх должно быть менее 1/3 напряжения источника питания, а входное напряжение высокого логического уровня U1вх должно быть более 2/3 напряжения питания. Абсолютное значение напряжения источника питания +Е может изменяться в широких пределах от 3 до 15 Вольт. Это позволяет питать КМОП логические схемы от нестабилизированного источника питания, что значительно упрощает и удешевляет источник питания.
Характеристики рассмотренных элементов логики:

Диапазон напряжений питания, В	3..15
Диапазон рабочих температур	-40..+85
Входное напряжение (U1вх/ U0вх)	>3,15/ < 0,9
Выходное напряжение (U1вых/ U0вых)	Eп / 0,1
Входной ток, мкА (I1вх/I0вх)	< 0,3/< 0,3
Выходной ток, мА (I1вых/I0вых)	0,5/0,5
Максимальн.частота переключения, МГц	до 150 МГц

1.4 Триггеры: КЛАССИФИКАЦИЯ И КРАТКАЯ ХАРАКТЕРИСТИКА РАЗЛИЧНЫХ ТИПОВ триггеров. ОСОБЕННОСТИ Схемотехнические РЕАЛИЗАЦИИ И РАБОТА.

1.4 ТРИГЕРИ: КЛАСИФІКАЦІЯ ТА КОРОТКА ХАРАКТЕРИСТИКА РІЗНИХ ТИПІВ ТРИГЕРІВ. ОСОБЛИВОСТІ СХЕМОТЕХНІЧНОЇ РЕАЛІЗАЦІЇ ТА ФУНКЦІОНУВАННЯ.

Триггеры -это устройства предназначенные для хранения одного разряда информации. Триггеры имеют два устойчивых состояния: состояние "0" и состояние "1".

RS Вход R - это вход установки триггера в состояние логического 0, вход S - это вход установки триггера в состояние логической 1. Асинхронным - называется такой триггер, который меняет свое состояние в момент подачи входного сигнала на входы S и R. Активным сигналом для этой схемы является логическая 1. Работа триггера определяется таблицей переходов.

S	R	Qt+1
		Qt	Хран.
			Уст. 0
			Уст. 1
		-	Запрет

Асинх. RS.

Асинх. RS. УГО

Таблица переходов

Временные хар-ки

Кроме вышеприведенного асинхр. RS триггера с прямыми входами применяются также асинхр. RS триггера с инверсными входами и синхронные RS триггеры.

T-тригер

R	Qt+1
		Хранен.
		Инверсия

T-тригер

Таблица переходов

Временные хар-ки

Это устройство с двумя устойчивыми состояниями и одним информационным входом Т,такой триггер называется асинхронный Т-триггер. Т-триггер работает по заднему фронту информационного сигнала. С приходом 1 на вход Т, триггер меняет свое состояние на противоположное.

D-тригер

С	D	Qt+1	Примеч
	*	Qt	Хранен.
			Устан. 0
			Устан. 1

T-тригер

T-тригер УГО

Таблица переходов

Временные хар-ки

D-триггер (триггер задержки) - это устройство с двумя устойчивыми состояниями, и одним информационным входом.
JK-тригер

При подаче переднего фронта импульса на вход С, начинает работать первый синхронный RS-триггер,
который построен на элементах 1,2,3,4. Значение на выходе RS-триггера определяется значением на входе Jи K. Второй RS-триггер находится в режиме хранения. При подаче на вход С заднего фронта синхроимпульса, первый RS-триггер переходит в режим хранения. Его значение на выходе поступает на второй RS-триггер.

С	J	K	Qt+1	Примеч.
	*	*	Qt	Хран.
			Qt	Уст. 1
				Уст. 1
				Уст. 0
			Q t	Инв.

1.5 РЕГИСТРЫ: НАЗНАЧЕНИЕ И КЛАССИФИКАЦИЯ. Параллельные И последовательный регистр. ОСОБЕННОСТИ Схемотехнические РЕАЛИЗАЦИИ И РАБОТА.

1.5 РЕГІСТРИ: ПРИЗНАЧЕННЯ ТА КЛАСИФІКАЦІЯ. ПАРАЛЕЛЬНІ ТА ПОСЛІДОВНІ РЕГІСТРИ. ОСОБЛИВОСТІ СХЕМОТЕХНІЧНОЇ РЕАЛІЗАЦІЇ ТА ФУНКЦІОНУВАННЯ.
Назначение регистров – прием, хранение и выдача двоично-кодированной информации (двоичных чисел, слов). Они используются в качестве безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и др.

Классификация:

Различают параллельные регистры, последовательные, последовательно-параллельные и параллельно-последовательные. Регистры бывают парафазные и однофазные (Однофазные - поступает код числа. Парафазные - вместе с кодом числа поступает и его инверсия)
ПАРАЛЛЕЛЬНЫЕ РЕГИСТРЫ применяются для хранения информации, представленной в виде двоичного кода. Такие регистры должны по тактовому разрешающему сигналу (это может быть короткий импульс или фронт импульса) принимать параллельный код входной информации и хранить его до прихода следующего разрешающего сигнала. Для построения параллельных регистров наиболее удобны однотактные или двухтактные D-триггеры. На рис. показан пример параллельного регистра на однотактных D-триггерах, управляемых потенциалом. В момент подачи на синхровходы С1, С2 коротких положительных импульсов двоичный код со входов D1...D4 защелкивается в триггеры и может быть прочитана на выходах Q1...Q4.

Параллельный регистр на однотактных D-триггерах

ПОСЛЕДОВАТЕЛЬНЫЕ РЕГИСТРЫ (или регистры сдвига) широко применяются в цифровой вычислительной технике для преобразования последовательного кода в параллельный, или параллельного в последовательный.

Последовательные регистры можно реализовать ТОЛЬКО на двухтактных триггерах, управляемых фронтом. На рис. приведена схема сдвигающего регистра на последовательно соединенных D-триггерах.

Вход D1 первого триггера служит для приема в регистр информации в виде последовательного кода.

По восходящему фронту на входе "С" информация со входа D1 запишется в первый триггер, а логический уровень, который был на выходе Q1 до начала восходящего фронта тактового импульса, запишется во второй триггер. И так каждый последующий триггер устанавливается в состояние, в котором до этого находился предыдущий, осуществляя тем самым сдвиг информации на один разряд вправо.

1.6 СЧЕТЧИКИ: НАЗНАЧЕНИЕ И КЛАССИФИКАЦИЯ. АСИНХРОННЫХ СЧЕТЧИКИ. ОСОБЕННОСТИ Схемотехнические РЕАЛИЗАЦИИ И РАБОТА.

1.6 ЛІЧИЛЬНИКИ: ПРИЗНАЧЕННЯ ТА КЛАСИФІКАЦІЯ. АСИНХРОННІ ЛІЧИЛЬНИКИ. ОСОБЛИВОСТІ СХЕМОТЕХНІЧНОЇ РЕАЛІЗАЦІЇ ТА ФУНКЦІОНУВАННЯ.
Счетчики - это устройства предназначенные для подсчета числа сигналов, поступающих на его вход и фиксация этого числа в виде кода хранящегося в триггерах. Количество разрядов счетчика определяется наибольшим числом, которое должно быть получено в каждом конкретном случае. Для подсчета и выдачи результата счетчики имеют один вход и n выходов, где n -количество разрядов. В общем случае счетчик имеет 2? устойчивых состояния, включая и 0 -е. Количество устойчивых состояний называется коэффициентом пересчета счетчика (М= 2?).

По назначению счетчики подразделяются на: простые и реверсивные.

Простые счетчики- счетчики, работающие только на сложение или вычитание.

Реверсивный счетчик может работать и на сложение и на вычитание.

Суммирующий счетчик предназначен для выполнения счета в прямом направление, т.е. с приходом очередного сигнала показатель счетчика увеличивается на 1.

Вычитающий счетчик предназначен для счета в обратном направлении, т.е. с приходом новогосигнала счетчик уменьшается на 1.
По способу организации счета счетчики бывают: асинхронные или синхронные.

По способу организации цепей переноса между разрядами счетчика счетчики бывают: последовательные, параллельные и частичнопараллельные.

Видно, что триггер младшего разряда переключается каждым счетным импульсом, т.е. входом счетчика служит вход этого триг­гера. Состояния второго и третьего триггеров меняются соответст­венно каждым вторым и четвертым импульсом. Это обеспечивается последовательным соединением триггеров.

Из правила прибавления к двоичному числу единицы также известно, что изменение значения i-го разряда происходит тогда, когда до прибавления очередной единицы все предыдущие разряды были единицами. Отсюда следует правило: если триггеры имеют прямой счетный вход, то он подключается к инверсному выходу предыдущего триггера; если имеет инверсный вход, то он подклю­чается к прямому выходу.

Иллюстрирующий пример трехразрядного суммирующего счет­чика с временными диаграммами работы и условным изображени­ем приведен на рис. 13.27. Счетчик может принимать 8 различных состояний, которые повторяются через каждые 8 входных импуль­сов (Kn=8). С наибольшей частотой переключается триггер младшего разряда, следовательно, разрешающая способность счетчика определяется временем задержки переключение триггера (Тст=Ттг). Это положение распространяется на все типы двоичных счетчиков.

При подаче на вход вычитающего счетчика одного счетного импульса ранее записанное в нем число уменьшается на единицу.
Принципы построения вычитающих счетчиков основаны на правилах вычитания двоичных чисел и отличаются от принципов построения суммирующих счетчиков лишь тем, что если триггеры имеют прямой вход +1, то его подключают к прямому выходу предыдущего триггера, если вход инверсный, то подключают к инверсному выходу.

На рис. 13.28 приведен пример, аналогичный рис. 13.27. Здесь дополнительный вход S позволяет предварительно устанавливать все триггеры в единичное состояние.

1.7. СИНХРОННОЕ СЧЕТЧИКИ: ОСОБЕННОСТИ Схемотехнические РЕАЛИЗАЦИИ И РАБОТА.

1.7. СИНХРОННІ ЛІЧИЛЬНИКИ: ОСОБЛИВОСТІ СХЕМОТЕХНІЧНОЇ РЕАЛІЗАЦІЇ ТА ФУНКЦІОНУВАННЯ.
У синхронных счетчиков все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими из источника этих импульсов. синхронные счетчики иногда - параллельными.

Синхронные счетчики, в свою очередь, подразделяются на параллельно-синхронные и последовательно-синхронные. Параллельные счетчики имеют более высокую скорость счета, чем асинхронные.

Синхронный последовательный счетчик. По способу подачи синхроимпульсов такие счетчики параллельные, т.е. синхроимпульсы поступают на все триггеры счетчика параллельно, а по способу управления (подачи управляющих импульсов) - последовательные.
Синхронный последовательный счетчик обладает повышенным быстродействием, однако, за счет последовательного формирования управляющих уровней, на входы “J” и “К” счетных триггеров, быстродействие несколько уменьшается. От этого недостатка лишены параллельные синхронные счетчики, в которых формирование управляющих уровней и их подача на соответствующие входы триггеров счетчика осуществляется одновременно, т.е. параллельно.

1.8. Дешифратор: ОПРЕДЕЛЕНИЕ, КЛАССИФИКАЦИЯ, СПОСОБЫ ПОСТРОЕНИЯ И ФУНКЦИОНИРОВАНИЯ. ЛИНЕЙНЫЕ ИЛИ ОДНОСТУПЕНЧАТЫЙ дешифратор.

1.8. ДЕШИФРАТОРИ: ВИЗНАЧЕННЯ, КЛАСИФІКАЦІЯ, СПОСОБИ ПОБУДОВИ ТА ФУНКЦІОНУВАННЯ. ЛИНЕЙНЫЙ ИЛИ ОДНОСТУПЕНЧАТЫЙ ДЕШИФРАТОР.

Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логического 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, а количество функций определяется количеством разрядов двоичного числа. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел). Рассмотрим пример синтеза дешифратора (полного) 3 ® 8, следовательно, количество разрядов двоичного числа - 3, количество выходов - 8.(Рис 2.9)
Таблица состояний дешифратора

Х3 Х2 Х1	Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1

Как следует из таблицы состояния, каждой функции соответствует только один минтерм.
Из полученных уравнений и схемы дешифратора следует, что для реализации полного дешифратора на m входов (переменных) потребуются n = 2m элементов конъюнкции (количество входов каждого элемента “И” равно m)и m элементов отрицания.

Дата добавления: 2015-11-16