Цифрові синтезатори

Сучасні мікросхеми широко використовують прямий цифровий синтез DDS - Direct Digital Synthesis. Це метод формування аналогового сигналу (зазвичай синусоїдального) шляхом генерації сигналів в цифровій формі з подальшим цифро-аналоговим перетворенням. Такий спосіб має наступні переваги:

- можливість швидкого перемикання частот без розриву фази;

- точний частотний дозвіл, дрібний крок сітки частот;

- широкий діапазон частот;

- можливість формування складних сигналів.

При сучасних технологіях цифрові синтезатори дуже компактні і споживають порівняно мало енергії. Швидко падає ціна таких мікросхем.

Сигнал із заданою частотою формується шляхом перетворення в тактові моменти часу коди лінійно наростаючої фази в код значень синусоїдального сигналу з подальшим цифроаналоговим перетворенням і низькочастотною фільтрацією.

Основне рівняння для цифрового синтезатора:

F_вих = kf_t/2ⁿ,

де F_вих - вихідна частота

k - код (бінарне настроювальне слово)

f_t - внутрішня тактова (системна) частота

n - ємкість фазового накопичувача (акумулятора).

Частота на виході цифрового синтезатора залежить від двох змінних - тактової частоти f_t і бінарного числа до, програмованого в частотний регістр. Це - настроювальне слово FTW (frequency tuning word) Мінімальна частота вихідного сигналу виходить при k=1, максимальна - при k = 0,5·2ⁿ = 2^n-1, тобто максимальна частота вихідного сигналу рівна половині частоти тактових імпульсів (пригадайте теорему Котельнікова).

Настроювальне слово (код частоти) завантажується в частотний реєстр послідовно або побайтно. Фактично це код дискрета фази при заданому значенні тактової частоти:

Δφ = 2π/N = 2πF_вих/f_t

де N - число дискретів фази.

Обчислення вибірок гармонійного сигналу зводиться до перетворення вибірок пилкоподібної функції з виходу цифрового накопичувача фази (фазового акумулятора) у вибірки синусоїдального коливання. Цифровий накопичувач (акумулятор) складається з суматора і реєстра даних. З приходом кожного тактового імпульсу в суматорі підсумовуються значення чисел, записаних в реєстрі даних і частотному реєстрі, отримана сума переписується знов в реєстр даних. Таким чином, в накопичувачі формується код поточної фази миттєвого значення вихідного коливання. Як тільки значення поточної фази в накопичувачі перевищить 2π, відбудеться переповнювання, в реєстр даних запишеться різниця між останнім значенням поточної фази і 2π і процес накопичення фази повториться.

При формуванні сигналу з фіксованою частотою вихід фазового акумулятора змінюється лінійно, при цьому відповідний аналоговий сигнал - пилкоподібний. Формування відліків синусоїдального сигналу забезпечується відповідною кодовою таблицею, що зберігається в ПЗП. Використовуючи симетрію синусоїдальної хвилі, можна реалізувати логіку для повної синусоїди лише від чверті циклу даних від фазового акумулятора. Решту значень фазоамплітудна таблиця генерує зворотним читанням таблиці даних.

Сучасні синтезатори DDS зазвичай виготовляють за субмікронною технологією на базі КМОП-логіки з напругою живлення не більш 3 В і мініатюрних корпусів. Ціни на них постійно знижуються. Все це робить синтезатори DDS дуже перспективними. Проте дискретизація і цифроаналогове перетворення, яким піддається сигнал в синтезаторах DDS, накладають і деякі обмеження.

Наприклад [16]:

- максимальна вихідна частота не може бути вище за половину тактової (на практиці вона ще менша), але завдяки впровадженню нових технологій тактова частота постійно зростає;

- окремі побічні складові в спектрі сигналу на виході синтезатора DDS можуть бути значно більше, чим в синтезаторах, побудованих на основі системи ФАПЧ, оскільки спектральна чистота вихідного сигналу синтезатора DDS залежить від характеристик ЦАП;

- споживана синтезатором DDS потужність практично прямо пропорційна тактовій частоті і може досягати одиниць ватів для високочастотних синтезаторів, тому при високих тактових частотах такі синтезатори можуть виявитися непридатними для пристроїв з батарейним живленням.

Дата добавления: 2015-09-06