Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Программируемая матричная логика

Читайте также:
  1. А. ЧТО ТАКОЕ ЛОГИКА
  2. Антилогика
  3. Б. ЛЮБОВЬ И ЛОГИКА
  4. Безошибочная логика
  5. В. Логика - этика.
  6. Ведическая логика разумного замысла
  7. ГЛАВА 9. ЛОГИКА, СТИЛЬ И ЯЗЫК ЗАКОНА

Практика показывает, что, как правило, ФАЛ, реализация ко­торых необходима для решения тех или иных задач, содержит большое число переменных, но задана существенно меньшим, чем 2 n числом конституент единицы. В этом случае применение ППЗУ в качестве ПЛИС становится неэффективным, что объясняется их большой аппаратной избыточностью. Действительно, увеличение числа входных переменных на единицу требует двойного увеличения числа выходов дешифратора ППЗУ, то есть существенно усложняет ИС и повышает ее стоимость. Этот недостаток ППЗУ привел к созданию принципиально нового класса приборов – программируемой матричной логики (ПМЛ), в которой увеличение числа входов матрицы И не приводит к увеличению числа ее выходов. Это достигается уменьшением максимального числа конституент, задающих исходную ФАЛ. Однако на практике это в подавляющем большинстве случаев вполне оправдано. Таким образом, ИС ПМЛ при одинаковой с ППЗУ площади кристалла позволяет реализовать ФАЛ значительно большего числа входных переменных.

Поскольку в ПМЛ появляется ограничение на максимальное число конъюнкций, то такие ИС, кроме разрядности входного слова п и числа выходных функций р, характеризуются еще одним параметром – максимальным числом конъюнкций (термов) в ФАЛ. Таким образом, одна ИС ПМЛ позволяет из п входных переменных синтезировать не более одного терма, который можно объединить с другими термами для реализации не более чем р выходных функций. Поэтому для реализации ФАЛ с использованием ИС ПМЛ ее не­обходимо минимизировать.

Как отмечалось ранее, ПМЛ реализует второй из рассмотрен­ных вариантов программирования ПЛИС. В этом случае настраи­вается матрица И при жестко заданных связях матрицы ИЛИ. Возможный вариант структурной схемы, реализующей данное тех­ническое решение, приведен на рисунке 20, где на пересечении шин входных переменных хi и шин входных выводов элементов И ус­ловно указано наличие всех перемычек (\). Программирование ИС выполняется устранением лишних с точки зрения реализуе­мого алгоритма связей между указанными шинами.

Рассмотренный тип ИС прост для реализации заданных ФАЛ и при своем изготовлении использует хорошо отработанную тех­нологию производства ППЗУ. Поэтому данный тип ИС завоевал наибольшую популярность у разработчиков электронных устройств и на сегодняшний день составляет подавляющую долю рынка всех выпускаемых ПЛИС за рубежом.

ИС ПМЛ содержат до 3600 эквивалентных элементарных ЛЭ (двухвходовых И–НЕ или ИЛИ–НЕ), что, практически, перекрывает потребности проектируемой аппаратуры.

 

 

Рисунок 20 – Структурная схема ПМЛ

 

К сожалению, следует отметить, что данный класс ИС в на­стоящее время не типичен для отечественной элементной базы.

 


Дата добавления: 2015-08-10; просмотров: 135 | Нарушение авторских прав


Читайте в этой же книге: ЦАП со взвешивающей резистивной матрицей | АЦП параллельного действия | Основное уравнение для ЦАП и АЦП | Время цикла адреса ЗУ | ЗУ с одномерной адресацией | ЗУ с двумерной адресацией | Построение блока ЗУ требуемой разрядности | Увеличение числа хранимых слов ЗУ | Аппаратные особенности построения динамических ОЗУ | ССЫЛКИ В ИНТЕРНЕТЕ |
<== предыдущая страница | следующая страница ==>
Применение ППЗУ в качестве ПЛИС| Программируемые логические матрицы

mybiblioteka.su - 2015-2024 год. (0.006 сек.)