Время цикла адреса ЗУ

Временем цикла адреса в режиме записи () называется минимальное время совпадения сигналов на управляющих входах памяти, необходимое для надежной записи в нее информации. Ана­логично для режима считывания определяется и .

Для надежной работы ЗУ необходимо соблюдение определен­ных временных соотношений между различными управляющими сигналами. Эти соотношения задаются временами цикла (t_CY), установления (t_SU), длительности действия (t_W) и сохранения (t_V) сигналов. Под указанными параметрами понимают: t_CY – интервал между началами (окончаниями) сигналов на любом управляющем входе ИС; t_SU, t_V – интервалы соответственно между началами и окончаниями двух различных управляющих сигналов; t_W – длительность действия заданного сигнала управления. Ука­занные времена могут задаваться относительно любых управляю­щих сигналов ИС ЗУ.

Определение основных динамических параметров ЗУ в режиме записи иллюстрируется временными диаграммами, приведенными на рисунке 12.

Рассмотрим данные временные диаграммы по этапам.

I этап. На этом этапе микросхема ЗУ находится в режиме хранения. Шины адреса и данных используется для обмена информацией с другими устройствами.

II этап. Начинается каждый раз с момента изменения адреса на шине адреса. С этого момента начинает работать схема внутреннего дешифратора, которая по поступившему адресу определяет физическую ячейку памяти, с которой будет происходить обмен информацией. Ввиду того, что сложность схемы дешифрации может быть существенной, на её работу требуется время, которое и составляет длительность второго этапа. На диаграммах (см. рисунок 12) и в справочниках по микросхемам ЗУ ограничение длительности второго этапа снизу характеризуется параметром – время установки сигнала записи (WR) относительно адреса (А). Если изменения на других входах ЗУ не последует, то микросхема ЗУ не выходит из режима хранения, хотя схема дешифрации уже отработала поданный адрес.

Рисунок 12 – Типовые временные диаграммы работы
ЗУ в режимах записи

III этап. Начинается с активизации сигнала записи (WR). Данный сигнал переключает в микросхеме ЗУ буферные схемы таким образом, чтобы микросхема приготовилась получать информацию в выбранную ячейку памяти. Так как на переключение буферных схем требуется некоторое время, длительность данного этапа также ограничена снизу. Сразу после окончания данного этапа можно активизировать сигнал выборки (CS). На диаграммах (см. рисунок 12) и в справочниках по микросхемам ЗУ длительность третьего этапа отдельным параметром не задаётся, а указывается в качестве суммы второго и третьего этапов параметр – время установки сигнала выборки (CS) относительно адреса (А).

IV этап. Начинается с активизации сигнала выборки (CS). На протяжении четвертого этапа происходит запись информации в ранее выбранную ячейку памяти. Очевидно, что и как два предыдущих этапа, данный этап также по длительности ограничен снизу. На диаграммах (см. рисунок 12) и в справочниках по микросхемам ЗУ ограничение длительности четвертого этапа снизу характеризуется параметром – длительность сигнала выборки. Данные для записи в микросхему должны быть сформированы до начала IV этапа. Необходимо также предусматривать запас по времени на переходные процессы по шине данных, чтобы данные записывались в ЗУ корректно. Для этого данные для записи в ЗУ обычно формируются во время второго этапа, но могут формироваться и в третьем этапе, если шина данных имеет короткие переходные процессы (т.е. паразитная емкость проводников шины данных достаточно мала).

V этап. Начинается с деактивации сигнала выборки (CS). Микросхема начинает выходить из режима записи и для предотвращения сбоев в записи необходимо выдержать паузу между снятием сигнала выборки (CS) и снятием сигнала записи (WR), а также изменением информации на шине адреса. Эти паузы на диаграммах (см. рисунок 12) и в справочниках по микросхемам ЗУ характеризуются параметрами: – время сохранения сигнала записи (WR) после снятия сигнала выборки (CS) (этот же параметр определяет длительность пятого этапа); – время сохранения адреса (А) после снятия сигнала выборки (CS).

VI этап. Начинается с деактивации сигнала записи (WR). Минимальная длительность данного этапа рассчитывается как разность – .

VII этап. Начинается с изменения сигналов на шине адреса. Микросхема либо переходит в режим хранения, либо начинает новый цикл записи/чтения информации (в этом случае седьмой этап – это второй этап нового цикла обмена).

Совокупность II–VI этапов и составляют время цикла адреса в режиме записи .

Некоторые типы современных микросхем ЗУ поддерживают разный порядок подачи сигналов выборки CS и записи WR. Допускается менять эти сигналы местами или даже подавать их одновременно (в этом случае длительности этапов III и V равны 0).

Иногда в справочниках по микросхемам ЗУ указывается параметр – длительность сигнала записи.

Определение основных динамических параметров ЗУ в режиме чтения иллюстрируется временными диаграммами, приведенными на рисунке 13.

Рассмотрим данные временные диаграммы по этапам.

I этап. На этом этапе микросхема ЗУ находится в режиме хранения. Шины адреса и данных используются для обмена информацией с другими устройствами.

II этап. Начинается каждый раз с момента изменения адреса на шине адреса. С этого момента начинает работать схема внутреннего дешифратора, которая по поступившему адресу определяет физическую ячейку памяти, с которой будет происходить обмен информацией. Ввиду того, что сложность схемы дешифрации может быть существенной, на её работу требуется время, которое и составляет длительность второго этапа. На диаграммах (рисунок 13) и в справочниках по микросхемам ЗУ ограничение длительности второго этапа снизу характеризуется параметром – время установки сигнала чтения (RD) относительно адреса (А). Если изменения на других входах ЗУ не последует, то микросхема ЗУ не выходит из режима хранения, хотя схема дешифрации уже отработала поданный адрес.

III этап. Начинается с активизации сигнала записи (RD). Данный сигнал переключает в микросхеме ЗУ буферные схемы таким образом, чтобы микросхема приготовилась выдавать информацию из выбранной ячейки памяти. Так как на переключение буферных схем требуется некоторое время, длительность данного этапа также ограничена снизу. Сразу после окончания данного этапа можно активизировать сигнал выборки (CS). На диаграммах (см. рисунок 13) и в справочниках по микросхемам ЗУ длительность третьего этапа задаётся параметром – время установления сигнала выборки (CS) относительно сигнала считывания (RD).

Рисунок 13 – Типовые временные диаграммы работы ЗУ
в режимах чтения

IV этап. Начинается с активизации сигнала выборки (CS). На протяжении четвертого этапа происходит чтение информации из ранее выбранной ячейки памяти. Очевидно, что и как два предыдущих этапа, данный этап также по длительности ограничен снизу. На диаграммах (см. рисунок 13) и в справочниках по микросхемам ЗУ ограничение длительности четвертого этапа снизу характеризуется параметром – длительность сигнала выборки. Данные для выдачи из микросхемы формируются на протяжении четвёртого этапа. Момент гарантированной выдачи информации из микросхемы на шину данных может задаваться на диаграммах (см. рисунок 13) и в справочниках по микросхемам ЗУ одним из трёх параметров: – время выборки адреса (задаётся относительно изменения сигналов на шине адреса); – время выборки сигнала считывания (задаётся относительно изменения сигнала чтения RD); – время выборки сигнала (задаётся относительно изменения сигнала выборки CS).

V этап. Начинается с деактивации сигнала выборки (CS). Микросхема начинает выходить из режима чтения и для предотвращения сбоев в чтении необходимо выдержать паузу между снятием сигнала выборки (CS) и снятием сигнала чтения (RD), а также изменением информации на шине адреса.

VI этап. Начинается с деактивации сигнала чтения (RD). Минимальная длительность данного этапа на диаграммах (см. рисунок 13) и в справочниках по микросхемам ЗУ характеризуется параметром – время сохранения адреса (А) после снятия сигнала чтения (RD).

VII этап. Начинается с изменения сигналов на шине адреса. Микросхема либо переходит в режим хранения, либо начинает новый цикл записи/чтения информации (в этом случае седьмой этап – это второй этап нового цикла обмена).

Совокупность II–VI этапов и составляют время цикла адреса в режиме чтения – .

Некоторые типы современных микросхем ЗУ поддерживают разный порядок подачи сигналов выборки CS и чтения RD. Допускается менять эти сигналы местами или даже подавать их одновременно (в этом случае длительности этапов III и V равны 0).

Иногда в справочниках по микросхемам ЗУ указывается параметр – длительность сигнала чтения.

Для обеспечения надёжной выдачи информации из микросхемы ЗУ на шину данных выдаваемая информация не изменяется в течение V и VI этапов, частично захватывая и VII этап.

Говоря о быстродействии памяти, необходимо помнить, что прежде чем считать информацию, требуется найти ее местополо­жение в ЗУ – на это тратится основное время при работе с ЗУ.

При разработке полупроводниковых ЗУ нашел применение ме­тод произвольного доступа, при котором время выборки постоянно и не зависит от местоположения информации в хранящемся мас­сиве.

По выполняемой функции ЗУ можно классифицировать на оперативные запоминающие устройства (ОЗУ) и постоянные запоминающие устройства (ПЗУ). К оперативным относят ЗУ, использующиеся для хранения ин­формации, получаемой в процессе работы устройства, и обеспечи­вающие соизмеримое время ее считывания и записи. После выключения устройства информация в ОЗУ разрушается.

Оперативные ЗУ могут быть выполнены как статическими, так и динамическими. В статических ОЗУ записанная информация по­стоян-но хранится в выделенном для нее месте и не разрушается при ее считывании. Разрушение информации возможно только при ее принудительном стирании или отключении напряжения источ­ника питания.

В динамических ОЗУ информация постоянно циркулирует в массиве, отведенном для ее хранения. При этом считывание инфор­мации сопровождается ее разрушением. Для сохранения информа­ции ее необходимо перезаписать заново.

Основным требованием, предъявляемым к ОЗУ, является обес­печение максимально возможного быстродействия при заданных объеме и организации.

Для обозначения на принципиальных электрических схемах ИС ОЗУ используется сокращение RAM (random access memory).

Постоянные ЗУ предназначены для хранения информации, остающейся неизменной в течение всего времени эксплуатации уст­ройства.

В зависимости от возможности записи информации ПЗУ под­разделяются на три подкласса: масочные ПЗУ, программируе­мые ПЗУ, репрограммируемые ПЗУ.

Для обозначения на принципиальных электрических схемах ИС ПЗУ используется сокращение ROM (read only memory).

Более подробно свойства и области применения отдельных ви­дов ЗУ будут рассмотрены ниже.

Дата добавления: 2015-08-10