Ссылки в интернете

5. Промэлектроника [Электронный ресурс]: Справочная информация. Микросхемы памяти – общая информация. – Режим доступа: http://www.promelec.ru/catalog_info/48/71/214/77/, свободный.

6. Промэлектроника [Электронный ресурс]: Справочная информация. Микросхемы асинхронных SRAM (ОЗУ): Low Power и High Speed. – Режим доступа:

http://www.promelec.ru/catalog_info/48/71/215/78/, свободный.

7. Промэлектроника [Электронный ресурс]: Справочная информация. Статические ОЗУ с функцией долговременного хранения данных. – Режим доступа:

http://www.promelec.ru/catalog_info/48/71/216/79/, свободный.

8. Промэлектроника [Электронный ресурс]: Справочная информация. Микросхемы программируемых постоянных запоминающих устройств (EPROM). – Режим доступа:

http://www.promelec.ru/catalog_info/48/71/217/82/, свободный.

9. Промэлектроника [Электронный ресурс]: Справочная информация. ЭСППЗУ (EEPROM) с последовательным интерфейсом доступа к данным. – Режим доступа:

http://www.promelec.ru/catalog_info/48/71/218/80/, свободный.

10. Промэлектроника [Электронный ресурс]: Справочная информация. ЭСППЗУ (EEPROM) с параллельным интерфейсом доступа к данным. – Режим доступа:

http://www.promelec.ru/catalog_info/48/71/219/81/, свободный.

11. Промэлектроника [Электронный ресурс]: Справочная информация. FRAM (Сегнетоэлектрическая память). – Режим доступа: http://www.promelec.ru/catalog_info/48/71/220/83/, свободный.

12. Промэлектроника [Электронный ресурс]: Справочная информация. FLASH-память с параллельным интерфейсом. – Режим доступа: http://www.promelec.ru/catalog_info/48/71/221/84/, свободный.

13. Промэлектроника [Электронный ресурс]: Справочная информация. FLASH-память с последовательным интерфейсом. – Режим доступа: http://www.promelec.ru/catalog_info/48/71/222/85/, свободный.

КОНТРОЛЬНЫЕ ВОПРОСЫ К РАЗДЕЛУ

1. Как связана емкость ЗУ с разрядностью?

2. Назовите основную единицу измерения информации.

3. Что такое элементарный запоминающий элемент?

4. Чем обусловлено ограничение по длительности снизу второго этапа в режиме записи?

5. Длительность второго этапа больше в режиме записи или в режиме чтения? Почему?

6. Какой из этапов, составляющих время цикла адреса в режиме записи самый длительный? Почему?

7. Какой из этапов, составляющих время цикла адреса в режиме чтения, самый длительный? Почему?

8. Можно ли сигналы запись и выборка подавать одновременно, а снимать в разное время? Почему?

9. Чем отличаются статические ОЗУ от динамических ОЗУ?

10. Назовите основной недостаток схемы с одномерной адресацией.

11. Можно ли в схеме с селекторами на блоки селекторов подавать младшие адресные сигналы, а на дешифратор – старшие? Почему?

12. В схеме на рисунке 16 вход CS микросхемы организован у дешифратора строк, а можно ли его организовать у дешифратора столбцов, у двух дешифраторов сразу? Ответ поясните.

13. При построении блока памяти требуемой разрядности можно ли подавать один адресный сигнал на разные адресные входы разных микросхем? Обоснуйте ответ.

14. Если при построении блока памяти требуемой разрядности имеются «лишние» информационные выводы, как следует с ними поступить: подключить к лог. 0, подключить к лог. 1, оставить не подключенными, другие варианты? Ответ поясните.

15. При построении блока памяти с требуемым числом хранимых слов можно ли подавать один информационный сигнал на разные информационные выводы разных микросхем? Обоснуйте ответ.

16. При построении блока памяти с требуемым числом хранимых слов можно ли использовать неполный дешифратор? Обоснуйте ответ.

17. Какие ОЗУ, динамические или статические, при одинаковой емкости потребляют больше энергии? Почему?

3 ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ
ИНТЕГРАЛЬНЫЕ СХЕМЫ

Применение БИС и СБИС в цифровых электронных устройствах позволяет существенно улучшить их эксплуатационные возможности, в первую очередь повысить надежность и быстродействие, снизить потребляемую мощность и габаритные размеры либо при неизменных потреблении и габаритных размерах значительно расширить функциональные возможности аппаратуры. Однако разработка БИС и СБИС представляет собой длительный и дорогостоящий процесс, который экономически оправдан только при достаточно большом объеме выпуска готовых изделий. Повышение специализации ИС при улучшении указанных выше показателей всегда вступает в противоречие с их универсальностью, что расширяет их необходимую номенклатуру и уменьшает объем выпуска каждого отдельного типономинала. Последнее ведет к удорожанию продукции.

Устранить указанное противоречие между специализацией и универсальностью можно путем разработки БИС, алгоритмы ра­боты которых могут быть изменены по желанию разработчика конкретной аппаратуры, то есть путем создания настраиваемых или программируемых логических схем. Здесь под программируемостью понимается не способность реализовать заданный алгоритм обработки входных кодов, изменяя программу работы, как это де­лает микропроцессор, а возможность изменения внутренней струк­туры ИС таким образом, чтобы она обеспечивала реализацию заданных функций алгебры логики (ФАЛ) на аппаратном уровне.

При изготовлении таких ИС используется единый комплекс фотошаблонов, поэтому с точки зрения изготовителя, – это уни­версальные изделия. Настройку же данной ИС на заданный алгоритм работы выполняет непосредственно изготовитель аппаратуры, с точки зрения которого данная схема выполняет узкоспециализированные задачи. В результате программирования в ИС вносятся обратимые или необратимые изменения структуры, которые и приводят к получению заданных свойств.

В соответствии со сказанным, основным преимуществом про­граммируемых логических элементов (ЛЭ) перед специализи-рованными БИС и СБИС является малое время изготовления ИС с наперед заданными характеристиками. При этом берется стандартная схема и подачей на определенные входы специальных сигналов или соответствующим соединением выводов направленно изменяются ее параметры.

Данное преимущество определяет основное назначение таких ИС – замену групп логических ИС малой и средней степени интеграции. По результатам зарубежных исследований в зависимости от уровня сложности одна программируемая ИС может заменить до 60 и более ИС малой и средней степени интеграции. Следовательно, такая замена позволяет в значительной степени реализовать преимущества БИС и СБИС при низкой стоимости изготовления, что особенно важно при небольших объемах выпуска конкретной аппаратуры.

Следует отметить, что возможность программирования ИС достигается путем избыточности их аппаратной части, то есть требуется введение дополнительных выводов и элементов настройки, добавление информационных цепей и т.д. Поэтому реальное быстродействие устройств, выполненных на программируемых ИС, их потребление и другие характеристики будут всегда хуже, чем у устройств на специализированных СБИС. Однако эти характеристики будут заведомо лучше аналогичных характеристик аппара­туры, построенной на стандартных ИС малой и средней степени интеграции. Это ухудшение свойств является компенсацией за при­обретение многофункциональности, способствующей унификации номенклатуры выпускаемой продукции электронной техники.

В качестве простейших программируемых логических инте­гральных схем (ПЛИС) могут использоваться ИС мультиплексо­ров. В более сложных случаях применяют специально разработанные для этой цели ПЛИС.

3.1 Обобщённая структурная схема ПЛИС

Рассмотрим общий вопрос технической реализации системы ФАЛ, заданной в виде дизъюнктивной нормальной формы. Для этого рассмотрим систему ФАЛ вида

…………………………………………………………………………………....

Число произведений в каждой функции ограничено величиной 2 ⁿ, причем в предельном случае каждое произведение (терм) является соответствующей конституентой единицы. Для получения значения функции над всеми термами, входящими в систему ФАЛ, необходимо выполнить операцию дизъюнкции, то есть ло­гического сложения.

В соответствии с этим схема аппаратной реализации системы ФАЛ должна содержать последовательно включенные входной буфер, блок формирования термов, блок дизъюнкции и выходной буфер (рисунок 19).

Рисунок 19 – Обобщенная структурная схема ПЛИС

В общем случае блок термов (конъюнкций) представляет собой матрицу логических элементов И, а блок дизъюнкций – матрицу логических элементов ИЛИ. Поэтому последовательное соединение таких матриц в общем случае позволяет реализовать ФАЛ произ­вольного вида. Получение конкретных ФАЛ предполагает выполнение конкретных соединений в матрицах элементов И и ИЛИ.

Таким образом, меняя соединения элементов в матрицах И и ИЛИ, можно настраивать свойства устройства, соответствую­щего схеме, приведенной на рисунке 19. Практически возможны три варианта настройки:

- постоянная структура матрицы И и программируемая, изменяе­мая структура матрицы ИЛИ;

- изменяемая структура матрицы И и постоянная структура ма­трицы ИЛИ;

- изменяемая структура как матрицы И, так и матрицы ИЛИ. Каждому из этих вариантов соответствует свой тип ПЛИС.

Технической реализацией первого типа настройки ПЛИС яв­ля-ется ППЗУ. Второй вариант настройки ПЛИС реализован в ИС прог-раммируемой матричной логики (ПМЛ) и третий – в про­граммируемых логических матрицах (ПЛМ).

Дата добавления: 2015-08-10