|
Читайте также: |
Задание 1
Представить граф-схему микропрограммы, заданной в виде логической схемы, и определить среднее время выполнения микропрограммы, предполагая, что проверка логических условий не требует времени. Время выполнения операторных вершин и вероятности выполнения логических условий xi (т. е. вероятности того, что xi = 1) микропрограмм представлены в табл. П1.
Вычислить также значение вероятности выполнения условия xi, определяющего циклический участок микропрограммы (если таких условий несколько, то для одного из них), при котором цикл будет выполнен в среднем m + n +5 раз, где m – последняя, а n – предпоследняя цифры шифра.
Таблица П.1
| Посл. цифра шифра | Время выполнения оператора в тактах | Вероятность выполнения условия |
| A 1 A 2 A 3 A 4 A 5 A 6 | x 1 x 2 x 3 x 4 | |
| 2 5 7 4 3 2 | 0,5 0,5 0,6 0,2 | |
| 3 8 6 6 1 5 | 0,2 0,4 0,9 0,8 | |
| 1 4 3 7 3 2 | 0,1 0,9 0,5 0,4 | |
| 4 2 4 3 2 6 | 0,7 0,6 0,2 0,8 | |
| 2 3 7 8 6 5 | 0,4 0,2 0,4 0,9 | |
| 3 6 4 2 3 1 | 0,5 0,1 0,1 0,6 | |
| 2 8 9 1 10 6 | 0,9 0,3 0,2 0,7 | |
| 1 1 5 7 9 8 | 0,9 0,4 0,6 0,5 | |
| 4 2 9 3 2 4 | 0,6 0,6 0,7 0,9 | |
| 3 1 7 6 8 5 | 0,5 0,3 0,2 0,9 |
Варианты микропрограммы
Вариант 0
A н A 1 x 1 1 A 4 ¯6 x 4 2 A 6 w 3¯1 x 2 4¯5 A 3 x 3 5¯4 A 2 w6¯2 A 5 ¯3 A к
Вариант 1
A н A 1 x 11 A 3 x 32 x 4 3 A 6w 4¯3 A 5w5¯2¯8 x 26 A 4w7 ¯6¯1 A 2w8¯4¯5¯7 A к
Вариант 2
A н A 1 ¯1 A 2 x 1 1 x 2 2 x 43 A 6 w 4¯3¯6 A 5 w5¯2 A 3 x 3 6 A 4 ¯4¯5 A к
Вариант 3
A н¯3 A 1 ¯2 A 2 ¯1 A 3 x 1 1 x 2 2 A 4 x 3 3 x 44 A 6 w 5¯4 A 5 ¯5 A к
Вариант 4
A н A 1 ¯2 x 1 1 A 2 ¯1 x 2 2 A 5 x 43 A 6 w 4¯3 x 35 A 4 w6¯5 A 3 ¯4¯6 A к
Вариант 5
A н A 1 x 1 1¯4 A 2¯3 ¯1 A 3 ¯2 A 4 x 2 2 x 33 A 5 x 44 A 6 A к
Вариант 6
A н A 1 ¯4 A 2 ¯3 A 3 ¯2 A 4 ¯1 A 5 x 1 1 x 2 2 x 33 A 6 x 44 A к
Вариант 7
A н A 1 x 1 1¯4 A 3 x 3 2 A 6 w3¯2¯6 x 4 4 A 5 w5¯1 A 2 x 2 6 A 4 ¯3 ¯5 A к
Вариант 8
A н A 1 x 1 1 A 2 ¯5 A 3 ¯3 A 4 ¯4 x 4 2 A 5¯6 x 3 3 w4¯1 x 2 5 w 6 ¯2 A к
Вариант 9
A н A 1 x 11¯3 A 4 x 42 A 6w3 ¯2 ¯6 A 5w4 ¯1 ¯7¯8 x 25 A 3 x 36w7¯5 A 2 w8¯4 A к
Задание 2
Построить модуль оперативного запоминающего устройства, имеющий заданную информационную емкость, на микросхемах памяти заданной серии. Емкость модуля и серия микросхем выбираются из табл. П.2.
Таблица П.2
| Предпоследняя цифра шифра | Емкость модуля (Кбайт) | Серия микросхем |
| К132 | ||
| К537 | ||
| К1500 |
Окончание таблицы П.2
| К537 | ||
| К541 | ||
| К1500 | ||
| К132 | ||
| К537 | ||
| К541 | ||
| К132 |
Задание 3
Построить в заданном элементном базисе функциональную схему одного разряда операционной части устройства с магистральной структурой или с непосредственными связями, состоящего из четырех регистров: Р 1, Р 2, Р 3 и Р 4, на синхронных D -триггерах (можно использовать также и DV -триггеры) и допускающего заданные в табл. П.3 передачи информации между регистрами.
Таблица П.3
| Предпо-следняя цифра шифра | Перечень передач | Последняя цифра шифра | Тип связей устройства | Элемент-ный базис | |
| A 1, A 2, A 5, A 6, A 7, A 9 | М | ИЛИ-НЕ | |||
| A 1, A 4, A 7, A 9, A 11, A 12 | Н | " | |||
| A 2, A 5, A 8, A 9, A 10, A 12 | М | " | |||
| A 2, A 6, A 7, A 9, A 10, A 11 | Н | " | |||
| A 2, A 3, A 4, A 7, A 8, A 11 | М | " | |||
| A 3, A 4, A 5, A 7, A 10, A 12 | Н | И-НЕ | |||
| A 3, A 5, A 6, A 8, A 9, A 12 | М | " | |||
| A 1, A 2, A 3, A 5, A 7, A 10 | Н | " | |||
| A 1, A 4, A 5, A 7, A 8, A 11 | М | " | |||
| A 2, A 5, A 6, A 9, A 10, A 11 | Н | " |
Примечание.
A 1: (P 2):= (P 1) A 7: (P 1):= (P 3)
A 2: (P 3):= (
) A 8: (P 2):= (
)
A 3: (P 4):= (P 1) A 9: (P 4):= (P3)
A 4: (P 1):= (P 2) A 10: (P 1):= (P 4)
A 5: (P 3):= (P 2) A 11: (P 2):= (
)
A 6: (P 4):= (
) A 12: (P 3):= (P 4)
М – устройство с магистральной структурой;
Н – устройство с непосредственными связями.
Задание 4
Составить фрагмент структурной схемы устройства управления, показать формат команд, обрабатываемых устройством, и микропрограмму одного из этапов выполнения команды. Содержание этапа команды и его особенности выбираются из табл. П.5.
Таблица П.4
| Последняя цифра шифра | Содержание этапа выполнения команды | Особенности этапа |
| Выборка команды | ОП – 4 байта, команда – 6 байтов | |
| Выборка команды | ОП – 2 байта, команда – 3 байта | |
| Выборка команды | ОП – 8 байтов, команда – 4 байта | |
| Формирование адреса | Индексная адресация | |
| Формирование адреса | Адресация относительно счетчика команд | |
| Формирование адреса | Косвенная регистровая адресация | |
| Запись счетчика команд в стек и извле-чение его из стека | Продвижение указателя стека вверх | |
| Запись счетчика команд в стек и извле-чение его из стека | Продвижение указателя стека вниз | |
| Выборка операндов и запись результата | Двухадресная команда с прямой адресацией | |
| Выборка операндов и запись результата | Трехадресная команда с прямой адресацией |
Задание 5
На множестве микроопераций Y = { y 1, y 2,..., y 12}, состоящем из 12 микроопераций, определено множество микрокоманд W = { w 1, w 2,..., w 8}, состоящее из 8 микрокоманд, выполняемых некоторой ЭВМ с микропрограммным управлением.
Построить для заданных множеств Y и W матрицу S совместимости микроопераций и найти подмножества Yi несовместимых операций методом прямого включения. Закодировать двоичными кодами микрооперации, входящие в построенные подмножества, и определить разрядность операционной части микрокоманд (суммарное количество разрядов полей микроопераций) при выбранном распределении микроопераций по подмножествам. Привести кодированное представление операционной части двух (на выбор) микрокоманд из исходного множества W.
Исходное множество микрокоманд W определяется из табл. П.5.
Таблица П.5
а) б)
| Третья от конца цифра шифра | |||||||||
| A | C | C | |||||||
| A | C | ||||||||
| A | C | C |
| Вторая от конца цифра шифра | |||||||||
| C | A | A | A | ||||||
в)
Дата добавления: 2015-08-13; просмотров: 79 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Указания к выполнению работы | | | Методические указания к выполнению практических занятий |