Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Архитектура памяти.

Читайте также:
  1. Hub-архитектура
  2. Архитектура
  3. Архитектура
  4. Архитектура
  5. АРХИТЕКТУРА XX В.
  6. Архитектура базы данных. Физическая и логическая независимость
  7. Архитектура ЕСТ РК

Память

Одним из важнейших устройств любого компьютера является память. В общем случае под памятью принято понимать функциональную часть компьютера, предназначенную для записи, хранения и выдачи информации, представленной в цифровом виде. Под это определение попадает как внутренняя память компьютера (оперативная память, кэш микропроцессора и.т.д.), так и внешние запоминающие устройства (накопители на жестких и гибких дисках, CD-ROM и.т.д.). В дальнейшем под термином память мы будет понимать только внутреннюю память компьютера.

Память организуется в виде двухмерной матрицы состоящей из ячеек, причем каждая из ячеек способна хранить один бит информации (0 или 1). Матрица имеет m строк и n столбцов, т.е. имеет m·n ячеек памяти. Фактически память представляет собой стопку таких матриц, что отображено на рисунке 1. Следует отметить, что слоистая организация памяти может носить как логический, так и физический характер. В случае физической организации двухмерные матрицы памяти располагаются в различных слоях микросхемы, а в случае логической в одном слое микросхемы или в разных микросхемах.

При одном обращении к строке и столбцу, таким образом, происходит считывание не одного байта, а всех байт находящихся друг под другом, т.е. одна ячейка памяти содержит столько байт, сколько слоев в матрице.


Рисунок 1. Архитектура памяти.

 

Для того, чтобы считать информацию из матрицы, необходимо указать номер строки и номер столбца, на пересечении которых находится ячейка, содержащая требуемую информацию. Каждая ячейка имеет уникальный адрес, значение которого при операции чтения (или записи) передается по шине адреса.

Адрес, передаваемый по шине адреса, поступает на дешифратор адреса, который является схемой, определяющей по адресу на адресной шине конкретные ячейки памяти, в которые следует посылать сигналы. Ячейка памяти задается номером строки и столбца в матрице памяти. Далее, после того как определен номер строки и столбца ячейки памяти происходит обращение к ней (выборка), для этого используются дешифраторы строки и столбца.

Функция дешифратора понятна из его названия. Дешифратор преобразует входной двоичный код в номер выходного сигнала (дешифрирует код). Количество выходных сигналов дешифратора равно количеству возможных состояний двоичного кода (входного кода), то есть 2n, где n — разрядность двоичного кода (рис 2 показывает условный пример, в котором на вход дешифратора заводятся три линии, а на выходе получаем 8 линий). Микросхемы дешифраторов обозначаются на схемах буквами DC (от английского Decoder). На выходе дешифратора всегда присутствует только один сигнал, причем номер этого сигнала (т.е. номер разряда, в котором устанавливается "1") однозначно определяется входным кодом.



 

Рисунок 2 Условно-графическое обозначение трехвходового дешифратора

На входы дешифраторов строки и столбца подаются соответствующие номера (строки и столбца) в соответствии с которыми происходит замыкание требуемых выходов дешифраторов, после чего содержимое ячейки поступает на шину данных, т.е. чтение данных по указанному адресу будет выполнено.

Поскольку память имеет слоистую архитектуру, то на пересечении строки и столбца оказывается «стопка» ячеек. Следствием является то, что за один раз адресуется не один бит, принадлежащий одному слою, а «стопка» бит (попадающих в столбик в разных слоях), как правило, 4,8,16 и т.д., количество «стопок» зависит от разрядности шины данных. В итоге требуется меньше элементов, занимающихся дешифрацией адреса, а так как каждый логический элемент вносит дополнительную задержку увеличивается быстродействие памяти (т.к. уменьшается количество логических элементов).

Ячейки матрицы могут быть реализованы на различных элементах, при этом от способа реализации ячейки, будут зависеть такие характеристики памяти, как время обращения, стоимость, энергонезависимость и.т.д.


Дата добавления: 2015-07-08; просмотров: 324 | Нарушение авторских прав


Читайте в этой же книге: Оперативная память | Классическая память DRAM. | Многобанковая организация памяти | Память Direct Rambus DRAM. | Сегментная адресация в реальном режиме. | Верхний блок памяти | Адресация памяти в защищенном режиме работы процессора | Механизм страничной памяти. | Иерархия запоминающих устройств. | Кэш-память. |
<== предыдущая страница | следующая страница ==>
ОТЧЕТНОСТИ В РОССИЙСКОЙ ФЕДЕРАЦИИ| Постоянная память

mybiblioteka.su - 2015-2021 год. (0.016 сек.)