Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Архітекттура SMP

Симетричні мультипроцесорні системи (SMP)

SMP-системи складаються з деякої кількості однорідних процесорів і масиву пам'яті що розділяється між процесорами. Найпростіше рішення - це коли процесори звертаються до пам'яті через загальну системну шину. Виявилося, що така архітектура погано масштабується по відношенню до числа процесорів. Проблема полягає в зростанні числа колізій із збільшенням числа процесорів при зверненні до загальної шини. Цю проблему вдалося частково розв'язати за допомогою наступного прийому. Оперативна пам'ять ділиться на декілька блоків, де кожний блок підключений до своєї загальної шини, а загальні шини по числу блоків зв'язуються з кожним з процесорів через повнозв'язаний комутатор. Таким чином вдається понизити число конфліктів на шині і зробити доступ в пам'ять для процесорів паралельним. При цьому обіг в пам'ять для будь-якого процесора все-равно відбувається за однаковий час. На жаль, вартість устаткування за рахунок комутатора значно зростає і побудувати таку систему з великим числом процесорів досить складно (більш ніж 32).

Сучасні системи SMP архітектури полягають, як правило, з декількох однорідних мікропроцесорів і масиву загальної пам'яті, підключення до якої проводиться з допомогою або загальної шини, або комутатора, що серійно випускаються, або комбінованим способом, як це було показано раніше (див. Малюнок 2.2.1.1).

Наявність загальної пам'яті значно спрощує організацію взаємодії процесорів між собою і спрощує програмування, оскільки паралельна програма працює в єдиному адресному просторі. Проте існує ряд проблем, властивих системам цього типу. Всі вони, так чи інакше, пов'язані з оперативною пам'яттю. Крім конфліктів при зверненні до загальної шини пам'яті виникла проблема, пов'язана з наявністю кеш-пам'яті. В багатопроцесорних системах, побудованих на базі мікропроцесорів з вбудованою кеш-пам'яттю, порушується принцип рівноправного доступу до будь-якої точки пам'яті. Дані, що знаходяться в кеш-пам'яті деякого процесора, неприступні для інших процесорів. Це означає, що після кожної модифікації копії деякої змінної, що знаходиться в кеш-пам'яті якого-небудь процесора необхідно проводити синхронну модифікацію самої цієї змінної, розташованої в основній пам'яті, що породжує великі невигідні витрати і, як наслідок, падіння продуктивності.

Прикладами SMP систем є: HP 9000 (Exemplar), Sun Fujitsu PRIMEPOWER 850.

7.Технологія PVP.

Паралельні векторні системи (PVP)

Варіантом симетричних багатопроцесорних систем є векторні паралельні системи, основною ознакою яких є наявність спеціальних векторно-конвейєрних процесорів, в яких передбачені команди однотипної обробки векторів незалежних даних.

Як правило, декілька таких процесорів (1-16) працюють одночасно над загальною пам'яттю (аналогічно SMP) в рамках багатопроцесорних конфігурацій. Декілька таких вузлів можуть бути з'єднано за допомогою комутатора (аналогічно МРР).

Fujitsu Sun PRIMEPOWER 850 сервер (надалі pp850), встановлений в Науково-дослідному інституті физико-хімічної біології

им. А. Н. Белозерського. Використовується в першу чергу для розрахунків, пов'язаних з біологією і хімією. В рр850 встановлено 16 процесорів SPARC64-V 1,89 GHz, кеш першого рівня (L1) 256 KiB на процесор, 3 MiB кеш другого рівня на процесор, 128 GB оперативної пам'яті в максимальній конфігурації.

Як показано на малюнку 2.2.2.1, підсистема доступу в оперативну пам'ять розділена на 4 блоки. Кожний блок сполучає 4 процесори і один контролер периферійних пристроїв. Кожний блок відповідальний за когерентність кешів другого рівня. Адресний простір оперативної пам'яті розподілений між блоками таким чином, що спершу додаток звертається до пари блоків, а потім у разі обігу за адресою з великим номером відбувається звернення до решти 2 блоків і в цьому випадку адреси починають розподілятися вже по чотирьох блоках. Кожний блок управляє чотирма модулями пам'яті, і адреси, по аналогії з блоками, також розподілені. Блоки сполучені між собою каналом зв'язку з частотою роботи 540 MHz, що в кінцевому випадку для всієї системи цілком дозволяє передавати 41,8 GiB в секунду. Вся система в цілому по доступу в пам'ять є SMP системою.


Дата добавления: 2015-08-18; просмотров: 104 | Нарушение авторских прав


Читайте в этой же книге: Назвати основні сфери застосування високопродуктивних систем опрацювання даних і коротко їх охарактеризувати. | Навести основні архітектури високопродуктивних систем опрацювання даних. | Як визначається час виконання паралельного алгоритму? | Ефективність паралельних обчислень сильно залежить від об'єму обміну у виконуваному застосуванні і від свойст коммуникатора. | Закон Густавсона – Барсиса | Характеристики | Охарактеризувати спеціалізований комунікаційний інтерфейс Myrinet | RMI (англ. Remote Method Invocation) - програмний інтерфейс виклику видалених методів в мові Java. | XML-RPC | LOGICAL PERIODS(*), REORDER |
<== предыдущая страница | следующая страница ==>
Архітектура МРР| Охарактеризувати кластерні системи.

mybiblioteka.su - 2015-2024 год. (0.009 сек.)