Послідовний порт системи - мікросхема КР580ВВ51А

Мікросхема КР580ВВ51А-універсальний синхронно-асинхронний приймач-передавач (УСАПП), призначений для апаратної реалізації послідовного протоколу обміну між мікропроцесором КР580ВМ80А або іншим пристроєм, здатним запрограмувати дану мікросхему на необхідний режим роботи, і каналами послідовної передачі дискретної інформації.

Умовне графічне зображення мікросхеми показано на рисунку 2.3, призначення виводів – в таблиці 2.2, структурна схема показана на рисунку 2.4.

Рисунок 2.3 Умовне графічне позначення мікросхеми КР580ВВ51А

Мікросхема УСАПП перетворює паралельний код, одержуваний від центрального процесора, в послідовний потік символів із службовими бітами і видає цей потік в послідовний канал зв'язку з різною швидкістю, а також виконує зворотне перетворення: послідовний потік символів - в паралельне 8-розрядне слово. Інформація при необхідності може контролюватися на парність (непарність).

Мікросхема УСАПП програмується на виконання майже всіх протоколів послідовної передачі даних, що застосовуються в даний час, і працює в двох режимах: синхронному і асинхронному. Програмування мікросхеми на той або інший режим роботи виконується записом у відповідні регістри слів інструкції режиму, службових синхросимволів і інструкції команди.

Таблиця 2.2 Призначення виводів мікросхеми КР580ВВ51А

Вивід	Позначення	Тип виводу	Функціональне значення виводів
1,2, 5-8, 27,28	D2-D7, D0,D1   RxD GND (-ТхС) (-WR) (-CS) CO/(-D) (-RD) RxRDY TxRDY SYNDET/BD   (-CTS)   TxEND TxD C SR (-DSR)*   (-RTS)*   (-DTR)*   (-RxC) Ucc	Входи/Виходи     Вхід -- Вхід Вхід Вхід Вхід Вхід Вихід Вихід Вхід/Вихід   Вхід   Вхід Вихід Вихід Вхід Вхід   Вихід   Вихід   Вхід --	Канал даних – обмін інформацією між мікропроцесором і мікросхемою   Приймач мікросхеми Загальний Синхронізація передачі Запис інформації Вибір мікросхеми Управління/дані Читання інформації Готовність приймача Готовність передавача Двонаправлений трьох стабільний програмований Вхід/Вихід Готовність внутрішнього пристрою прийняти дані Кінець передачі Передавач мікросхеми Синхронізація Перехід в початковий стан Готовність внутрішнього пристрою передати дані Запит передавача зовнішнього пристрою на приймання даних Запит передавача зовнішнього пристрою на передачу даних Синхронізація прийому Напруга живлення +5В±5%

Таблиця 2.3 Режим роботи мікросхеми та відповідні їм керуючі сигнали

напрям і вид інформації	Сигнали на входах
С0/D	(-RD)	(-WR)	(-CD)
1.канал даних системи --> УСАПП (керування)
2. канал даних системи --> УСАПП (дані)
3.УСАПП --> канал даних системи (інформація стану)
4. УСАПП --> канал даних системи (дані)
5. Високоомний стан каАПП	х
6. початкове встановлення	х	х	х

Максимальна швидкість передачі/прийому інформації по послідовному каналу 64Кбод, мінімальна не обмежена і визначається зовнішніми пристроями (ЗП).

Основними керуючими сигналами є: (-WR), (-RD), CO/(-D), (-CS).

Рисунок 2.4 Внутрішня структура мікросхеми КР580ВВ51А

Мікросхема може працювати в двох режимах: синхронному та асинхронному.

Синхронний режим характеризується безперервним потоком переданої/прийнятої інформації. Для встановлення синхронізації між передавачем/приймачем мікросхеми КР58ОВВ51А і приймачем/ передавачем зовнішнього пристрою і виділення з послідовного потоку символів корисної інформації в потік інформації вводяться кодуючі слова (синхросимволи). Інформаційна (5—8 біт) і часова довжини синхросимвола і слова даних рівні.

Якщо між словами даних є тимчасові проміжки, то вони заповнюються синхросимволами. Синхросимволів може бути один або два (встановлюється програмно). Якщо запрограмований контроль даних по парності (непарності), то після кожного слова даних вставляється біт контролю.

Сигнали на зовнішніх входах мікросхеми асинхронний по відношенню до сигналу С.

Проте співвідношення частот загальної синхронізації мікросхеми (f_c) і частот синхронізації передачі/прийому (f_(-TxC), f_(-RxC)) повинне бути:

f_(-TxC)≤f_c/30; f_(-RxC)≤f_c/30.

При цьому забезпечується швидкість передачі/прийому інформації

v=Tx(Rx)=0/64 Кбод.

Швидкість чисельно рівна частоті синхронізації передачі/прийому і визначається у вказаному вище діапазоні можливостями зовнішнього пристрою.

Асинхронний режим характеризується одиночними посилками інформації ініціалізація яких визначається або мікропроцесором системи (де є мікросхема КР580ВВ51А), або зовнішнім пристроєм.

Таблиця 2.4 Формат та склад інструкції режиму.

Формат	Код	Команда
D0		Передача інформації неможлива Предача інформації можлива
D1		-- Запит і готовність передавача ЗП передати дані
D2		Приймання інформації неможлива Приймання інформації можлива
D3		-- Пауза
D4		-- Скидання тригерів помилок в початковий стан
D5		-- Запит про готовність приймача ЗП прийняти дані
D6		-- Програмне скидання УСАПП в початковий стан
D7		-- Пошук синхросимволів

На початку кожної посилки встановлюється негативний імпульс «старт-біт» тривалість якого рівна біту даних. «Старт-біт» служить для введення в синхронізацію передавача/приймача мікросхеми КР580ВВ51А і приймача/передавача зовнішнього пристрою, В кінці кожної посилки встановлюється позитивний імпульс «стоп-біт», тривалість якого може дорівнювати 1; 1,5 і 2 тривалості біта інформації (встановлюється програмно); «стоп-біт» служить для визначення кінця посилки.

Асинхронний режим має три підрежими, що відрізняються один від одного різним співвідношенням чисельних значень частот синхронізації передачі/прийому до швидкості передачі.

Таблиця 2.5 Формат інструкції режиму для синхронного режиму роботи

розряд	значення
D7	число синхросимволів	1- один 0- два
D6	вид синхронізації	1- зовнішня 0- внутрішня
D5	контроль	1- парність 0- непарність
D4	контроль	1- є контроль 0- нема контролю
D3	довжина слова, біт
D2
D1	синхронний режим
D0

Таблиця 2.6 Формат інструкції режиму для асинхронного режиму роботи

розряд	значення
D7	Довжина стоп-біта, біт	1.5 помилка
D6
D5	контроль	1- парність 0- непарність
D4	контроль	1- є контроль 0- нема контролю
D3	довжина слова, біт
D2
D1	асинхронний режим	1:1 1:16 1:64
D0

Програмування мікросхеми на потрібний режим роботи здійснюється занесенням в відповідні регістри слів інструкції режиму, синхросимволів (для синхронного режиму, та команд). (Див. таблицю 2.4, 2.5, 2.6)

Послідовність програмування інструкції команди, інструкції режиму і синхросимволів для підготовки мікросхеми до роботи приведена в таблиці 2.7. Процес програмування в цілому асинхронний щодо сигналів (-RxC) і (-ТхС), проте запис інструкції режиму для асинхронного режиму 1: 1 повинна проводитися тільки в позитивному напівперіоді сигналів (-RxC) і (-ТхС).

Таблиця 2.7 Послідовність програмування мікросхеми

послідовність програмування	сигнали на входах
C0|D	-WR	-CS	SR
встановлення вихідного стану	Х	Х	Х
запис інструкції режиму
запис синхросимвола
запис синхросимвола
запис інструкції команд

При занесенні в мікросхему керуючих слів, або даних, а також при читанні стану на вхід С повинні поступати імпульси синхронізації.

Час відновлення між операціями, записи (-WR) в асинхронному режимі 8Тс, в синхронному режимі 16ТС.

Дані D0—D7 записуються в буферні схеми введення/виводу після переходу сигналу (-WR) із стану низького рівня в стан високого рівня через 2Тс. При читанні стану вхідні сигнали (-CTS) і (-DSR) встановлюються за 8ТС до переходу сигналу (-RD) із стану високого рівня в стан низького рівня.

Стани, вказані в останніх двох пунктах таблиці З.10, відповідають високоомному стані буферних схем вводу/виводу. В цей час операції вводу/виводу не проводяться.

При передачі/прийомі інформації мікросхема встановлюється в початковий стан сигналом SR.

Після запису інструкції режиму мікросхема переходить в один з п'яти основних режимів роботи.

1. Асинхронна передача.

Після запису в мікросхему даних в паралельному форматі відбувається автоматичне приєднання до кожної посилки стартбіта і стоп-біта. Біт контролю парності (якщо він запрограмований) вводиться перед бітами зупинки і може мати нульове або одиничне значення.

Якщо в інструкції команди в розряд DO записана 1 і на вході (-CTS) встановлюється напруга низького рівня, то інформація у вигляді послідовного потоку даних подається на вивід TxD з частотою, кратною 1:1, 1:16 або 1:64 частоти синхронізації передавача (як визначено інструкцією режиму). Якщо мікросхема не містить інформацію для передачі, то на виході TxD встановлюється напруга високого рівня. Якщо в інструкції команди запрограмований режим «пауза», то на виході TxD встановлюється 0.

2.Асинхронний прийом.

Напруга високого рівня на вході RxD свідчить про те, що в даний момент немає прийому інформації. Якщо УСАПП запрограмовано інструкцією режиму на асинхронний прийом, то поява на вході RxD напруги низького рівня свідчить про прихід старт-біта. Істинність цього біта перевіряється повторно стробуванням в його середині. Якщо наявність напруги низького рівня на вході підтверджується, то запускається лічильник біт, який дозволяє визначати кінець бітів даних, біт контролю (якщо контроль запрограмований) і стоп-біт. З другого боку, якщо при вторинній пробі виявляється напруга високого рівня, то приймач переходить в початковий стан.

Схема управління і синхронізації приймача оберігає від помилкового запуску лічильника бітів, якщо на виведенні RXD присутня напруга низького рівня, викликана командою D3 «Пауза». Регістр приймача виявляє паузу і на виводі SYNDET/BD встановлюється напруга високого рівня.

Якщо є помилка в прийнятих даних, то трігер помилки парності встановлюється в одиничний стан. Якщо при аналізі опиниться, що стоп-біт в стані низького рівня, то трігер помилки стоп-біта встановлюється в одиничний стан. Стоп-біт сигналізує про те, що дані знаходяться в приймачі. Прийняті дані передаються через внутрішні шини даних у вихідний регістр даних, і тоді на виході RхRDY з'являється напруга високого рівня, сигналізуючи про готовність до прочитування. Якщо попередній символ (дані) не був переданий в мікропроцесор, то прийнятий символ замінює його в буферних схемах введення/виводу і трігер помилки переповнювання встановлюється в одиничний стан (тобто попереднє число втрачається). Трігер помилки переповнювання також встановиться в одиничний стан, якщо читання даних відбудеться у момент запису даних з регістра приймача у вихідний регістр даних буферних схем введення/виводу (в цьому випадку попередні дані також втрачаються).

Наявність помилок в трігерах не зупиняє роботу мікросхеми. Трігери помилок скидаються інструкцією команда в початковий стан.

Якщо в асинхронному режимі під час прийому/передачі інформації програмується пауза, регістр приймача автоматично виявляє її, відображає і запам'ятовує з потужністю внутрішнього трігера «Пауза». Проконтролювати це можна на виводі 16 SYNDET/BD або під час читання стану УСАПП (розряд D6). Встановити вивід 16 і розряд D6 в стан низького рівня можна сигналом SR або позитивним імпульсом, що прийшов першим на вхід RXD.

3.Синхронна передача.

Після запису в мікросхему інструкції режиму, інструкції команди і даних передавач не почне передачу до тих пір, поки на вході (-CTS) не встановиться напруга низького рівня. Якщо на вході (-CTS) встановилася напруга низького рівня і DO інструкції команди записана 1, то передавач починає трансляцію по виходу TxD із швидкістю синхроімпульсів, що поступають на вхід (-ТхС).

Кожного разу після сигналу RS програмуються інструкція режиму, синхросимвол і інструкція команди. Для початку передачі інформації по виводу TxD в передавач необхідно записати будь-які дані, які будуть втрачені, оскільки в цей час приймач зовнішнього пристрою працюватиме в режимі пошуку синхросимволів.

Може статись, що мікропроцесор не запише чергову інформацію в УСАПП до того, як останній передасть попередню інформацію. В цьому випадку для запобігання втрати синхронізації між УСАПП і зовнішнім пристроєм в потік даних автоматично вставляються синхросимволи. При цьому на вихід TxEND подається напруга високого рівня, що показує, що УСАПП не має інформації для передачі і синхросимвол посланий зовнішньому пристрою. Коли мікропроцесор починає записувати інформацію в УСАПП, на виході TxEND встановлюється напруга низького рівня.

4.Синхронний прийом з внутрішньою синхронізацією.

В цьому режимі робота мікросхеми починається з пошуку синхросимволів. Інформація приймається по вході RxD нa перший регістр приймача і безперервно порівнюється з вмістом регістра першого синхросимвола. Якщо вміст двох регістрів не однаковий, то регістр приймача приймає наступний біт інформації і порівняння повторюється. Коли вміст порівнюваних регістрів стає однаковим, УСАПП закінчує пошук і переходить в режим синхронізації. При цьому, якщо не запрограмований контроль по парності (непарності), на виводі SYNDET/BD, що працює як вихід, під час прийому останнього біта синхросимвола з затримкою на 24 Тс щодо фронту сигналу (-RxC) встановлюється напруга високого рівня, сигналізуючи зовнішньому пристрою про те, що відбулося захоплення синхронізації.

Якщо УСАПП запрограмований на роботу з двома синхросимволами або з контролем по парності (непарності), то вказана вище ситуація відбудеться під час прийому останнього біта другого синхросимвола або біта контролю відповідно.

На виводі SYNDET/BD при читанні стану УСАПП встановлюється напруга низького рівня.

5.Синхронний прийом із зовнішньою синхронізацією.

В режимі синхронного прийому із зовнішньою синхронізацією на вивід SYNDET/BD, що працює як вхід, подається напруга синхронізації, яка дозволяє прийом інформації по вході RxD із швидкістю синхросигналів, поступаючих на вхід (-RxC). Тривалість вхідних сигналів, що поступають на вхід SYNDET/BD, повинна бути більшою або рівна періоду частоти синхронізації сигналів, що поступають на вхід (-RxC).

Синхросигнал, який поступає на вхід SYNDET/BD, може затримати початок прийому інформації на один період частоти синхронізації приймача через відсутність правильного в часі синхросигнала (-RxC) і сигналів, що поступають на вхід SYNDET/BD.

Для виключення затримки (зсуву) біта даних, наприклад початку прийому інформації по входу RxD з n-го періоду частоти синхронізації сигналу (-RxC), необхідно на виводі SYNDET/BD в період n-1 частоти синхронізації встановити напругу високого рівня не більше ніж за 10Тс до початку переходу позитивного напівперіоду сигналу RxC із стану високого рівня в стан низького рівня.

Для виключення помилок, викликаних помилковою появою сигналу RXRDY, необхідно через два-три періоди сигналу RxC після початку передачі даних провести читання даних без урахування результату.

Якщо в інструкції режиму запрограмований синхронний прийом з внутрішньою синхронізацією, то кола внутрішньої синхронізації блокуються внутрішнім трігером зовнішньої синхронізації, який маскується розрядом D6 інструкції режиму і позитивним фронтом сигналу (-RxC) і встановлюється в початковий стан під час приходу сигналу SR або при читанні стану мікросхеми.

У режимі синхронного прийому із зовнішньою синхронізацією запрограмовані синхросимволи не використовуються, а початок і кінець прийому даних визначаються сигналом SYNDET/BD.

Помилки парності і переповнювання контролюються тим же способом, що і в асинхронному режимі.

У системах передачі даних часто необхідно контролювати той стан мікросхеми, який встановлюється в процесі роботи, збоїв, помилок або інших ситуацій. Мікросхема УСАПП містить регістр станів, що дозволяє програмістові читати її стан у будь-який момент часу в процесі виконання операції. Вміст регістра стану не змінюється під час читання стану.

Регістр станів знаходиться в буферних схемах введення/виводу, а режим читання проводиться згідно третього рядка таблиці 2.3.

Формат регістру стану:

DSR

SYNDED\BD

D5

D4

D3

TxEND

RxRDY

TxRDY

Призначення сигналів DSR, SYNDET/BD, TхEND, RхRDY приведене в таблиці 2.3. Виключення складає тільки сигнал стану TхRDY розряду DO регістра стану. Вивід 15 (TхRDY) маскується сигналами (-CTS) і «Передача інформації можлива» розряду DO інструкції команди, а сигнал регістра стану TхRDY не маскується вказаними вище сигналами, а тільки визначає, вільний або зайнятий вхідний регістр даних буферної схеми введення/виводу. Трігер помилки стоп-біта D5 встановлюється в одиничний стан, якщо в кінці посилки не виявляється стоп-біт. Трігер помилки переповнювання D4 встановлюється в одиничний стан, якщо мікропроцесор не прочитав символ перед прийомом в буферні схеми введення/виводу нової інформації. Трігер помилки парності D3 встановлюється в одиничний стан, якщо в прийнятих даних виявляється помилка.

Кожна з помилок не перериває роботу мікросхеми. Трігери помилок встановлюються в початковий стан інструкцією команди.

Режим «Читання стану» дозволяє використовувати дану схему в системах з перериванням і в системах з послідовним опитом зовнішніх пристроїв.

Максимальний час оновлення інформації у вихідному регістрі стану буферних схем введення/виводу відбувається через період сигналу RxC.

Основні параметри мікросхеми в діапазоні робочих температур від 10 до + 70◦C і напрузі живлення Uсс=5В±5%.

Дата добавления: 2015-07-20