Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Лекция 9.

Читайте также:
  1. Лекция (1 час).
  2. Лекция (1 час).
  3. ЛЕКЦИЯ (методическая разработка)
  4. ЛЕКЦИЯ (методическая разработка)
  5. ЛЕКЦИЯ (методическая разработка)
  6. Лекция 1
  7. Лекция 1
Помощь ✍️ в написании учебных работ
1500+ квалифицированных специалистов готовы вам помочь

I Комбинационные логические схемы

Комбинационные схемы (преобразователи кодов) предназначены для пре­образования n-разрядного параллельного двоичного кода на входе в m-разрядный код на выходе. Связь между входными и выходными сигналами можно задать таблицами истинности или логическими функциями. Рассмотрим наиболее распространенные виды преобразователей кодов.

9.1. Шифратор

Шифратор (кодер) преобразует единичный сигнал на одном из входов в n-разрядный двоичный код. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисле­ния. Предположим, на пульте десять клавиш с гравировкой от 0 до 9. При нажатии любой из них на вход шифратора подается единичный сигнал (Х0, ..., Х9). На выходе шифратора должен появиться двоичный код (Y0, ..., Y3) этого десятичного числа. Как видно из таблицы истинности (табл. 9.1), в этом случае нужен преобразователь с десятью входами и четырьмя выходами.

Таблица 9.1

На выходе Y0 единица должна появиться при нажатии любой нечетной клавиши X1, ХЗ, Х5, Х7, Х9, т. е. Y0=Х1ÚХЗÚХ5ÚХ7ÚХ9. Состояние остальных выходов определяется логическими функ­циями: Y1=Х2ÚХЗÚХ6ÚХ7, У2=Х4ÚХ5ÚХ6Ú ÚХ7, УЗ=Х8УÚХ9. Сле­довательно, для реализации шифратора понадобится четыре элемен­та ИЛИ: пятивходовый, два четырехвходовых и двухвходовый (рис. 9.1,а). Условное обозначение такого шифратора представлено на рис. 9.1,б.

В серии К155 есть один шифратор типа К155ИВ1, производя­щий преобразование еди­ничного кода на одном из восьми входов в трех­значный двоичный код (рис. 9.1,в). Эта микро­схема имеет вход стробирования V. Стробирова­нием называется выделение сиг­нала в определен­ный момент времени. В данном случае это появление выходного сигнала в мо­менты, когда на входе стробирования есть разрешаю­щий уровень V=0. На выходе G этой ИМС появляется сигнал (с нулевым уровнем) при подаче единичного сиг­нала на любой из входов 0, ..., 7.

В ус­ловно-графическом обозна­чении шиф­ратора применяется символ СD (от англ. соdег—шифратор).

9.2. Дешифратор

Рис. 9.1. Схема и условные обозначения шифраторов
Дешифратор (декодер) —это узел, преобразующий код, посту­паю­щий на его входы, в сигнал только на одном из его выходов. Дешифра­торы широко применяются в устройствах управле­ния, в системах цифровой ин­дикации с газоразрядными индикаторами, для построения распределителей импульсов по различным цепям и т. д. В условно-графическом обозначении дешифратора исполь­зуется символ (от анг. dесоdег —дешифратор).

Дешифратор двоич­ного n-разрядного кода имеет 2n выходов, так как каждому из 2n значений входного кода должен со­ответ­ствовать единичный сигнал на одном из выхо­дов дешифратора. Таб­лицу истинности для дешифра­тора четырехразрядного двоичного кода десятич­ных цифр можно получить из таблицы 9.1, если счи­тать двоичный код ХЗ, ..., Х0 входным словом, а де­сятичный — выходным. Логические функции, опи­сывающие работу такого де­шифратора, весьма просты: Y0=ХЗ×Х2×Х1×Х0, Y1=ХЗ×Х2×Х1×Х0, Y2=Х3×Х2×Х1×Х0, ..., Y15=ХЗ×Х2×Х1×Х0. Условно-графическое обозначение такого дешифратора двоичного кода в код «1 из 16» типа К155ИДЗ, а также часть его принципиальной схемы изобра­жены на рисунке 9.2. Как видно из схемы, четыре входа каж­дого пятивходового элемента И -НЕ используются для реализации логи­ческой функции дешифрирования, а пятый вход нужен для стробирования выходных сигналов.

Разнообразные дешифра­торы есть во всех развитых сериях мик­росхем. Например, дешифра­торы К155ИД10 и К176ИД1 пре­обра­зуют двоичный код в код «1 из 10». Цоколевка этих микросхем приве­дена на рисунке 9.3,а,б,в.

Наличие входов стробиро­вания расширяет функцио­нальные воз­можности дешифра­торов. Так, благодаря им на двух ИМС К155ИДЗ можно собрать дешифратор на 32 выхода (рис. 9.3, г), а на четы­рех — на 64 вы­хода.


9.3. Преобразователь двоично-десятичного кода в код се­мисегментного индикатора.

Индикация чисел на табло и пуль­тах произво­дится, как правило, в десятичном виде. Известно, что для этого можно использовать семисегментные светодиодные или жидко­кристаллические индикаторы. Подавая управляющее напряжение на отдельные элементы индикатора и вызывая его свечение (светодиодные индикаторы) или изменяя его окраску (жид­кокристаллические индикаторы), можно получить изображение десятичных цифр 0, 1, ..., 9.

Для удобства перевода двоичной информации в десятичный вид часто используют двоично-десятичный код (или код 8421), т. е. представление десятичных чисел в виде четырехразрядных двоичных чисел. Например: 75(10)=0111 0101; 910(10)=1001 0001 0000.

Закон функционирования преобразователя двоично-деся­тичного кода в код семисег­ментного индикатора показан в таблице 9.2. Условно-графиче­ские обозначения некоторых микросхем - преобразо­вателей кода 8421 в. семисегментный —показаны на рисунке 9.4.

 

 

Таблица 9.2

Цифра Двоично-десятич­ный код Семисегментный код
a b c d e f g
                         

На микросхемы серии К.514 поступают входные сигналы уровней ТТЛ. Сигнал V служит для гашения индикации (низкий уровень). При нормальной работе V=1. Преобразователь кода К514ИД1 ра­ботает со светодиодными индикаторами, имеющими раздельные ано­ды, а микросхема К514ИД2— раздельные катоды. К155ПП5 предназначен для индикаторов с раздельными катодами и внешними токоограничительными резисторами.

К176ИД2 и К176ИДЗ являются преобразователями кода с вход­ным регистром памяти. Запись информации в память происходит по фронту тактового сигнала, подаваемого на вход С, при этом V=0. Если V=1, дешифратор блокируется. Управляющий вход М позволяет изменять выходной код дешифратора с прямого (M=0, на рабочие сегменты индикатора подается напряжение высокого уровня) на обратный (М=1, на рабочие сегменты—напряжение низкого уровня). К176ИД2 и К176ИДЗ предназначены для работы с жидкокристаллическими и люминесцентными индикаторами. Однако они могут работать и с экономичными светодиодными индикаторами, ток потребления которых не превышает 2—3 мА.

9.4. Мультиплексор

Мультиплексор — это узел, осуществляющий преобразование параллельных цифровых кодов в последовательные. В устройствах вычислительной техники его применяют для последовательного или адресного опроса заданного числа источников информационных сигналов и передачи этих сигналов на один выход.

Условное обозначение муль­типлексора с четырьмя информа­цион­ными входами и его принци­пиальная схема показаны на ри­сунке 9.5. Мультиплексор имеет два вида входов: информационные (D) и кодовые, или адресные (A). Выбор информационной линии производится кодом, поступаю­щим на адресные входы. Поэтому на выход Q такого устройства пе­редается логический уровень того информационного входа D, номер которого i соответствует двоич­ному коду на адресных входах А1, А2. Из принципиальной схемы следует, что Y=D0•A2•A1VD1•A2•A1VD2•A2•A1VD3•A2•A1.

Число информационных входов может быть увеличено, но при этом придется увеличить и раз­рядность адреса.

В интегральном исполнении выпускаются мультиплексоры на два входа (четыре элемента в одном корпусе), на четыре входа (два в корпусе), на восемь и шестнадцать входов. Условно-графи­ческие обозначения некоторых из них показаны на рисунке 9.6. Все они имеют стробирующий вход V (низкий уровень). Вход V позволяет создавать устройства с большим числом информацион­ных входов. Так, на двух ИМС типа К155КП7 можно собрать мультиплексор на 16 входов. Студенты могут нарисовать эту схему самостоятельно, используя пример подобного решения, приведенный на рисунке 9.3,г.

 

 

II Элементы последовательностной логики, триггеры

В цифровых автоматах значение функции зависит не только от значения переменных в данный момент времени (данный такт), но и от их последовательности в предыдущие моменты (такты). Поэтому раздел алгебры логики, описывающий работу цифровых автоматов, обладающих памятью, называется последовательностной логикой. Основным элементом последовательностной логики является триггерный элемент памяти, или просто триггер.

9.5. Триггеры

Триггер — это устройство с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переклю­чаться из одного устойчивого состояния в другое. При этом напря­жение на его выходе скачкообразно меняется. Как правило, триггер имеет два выхода: прямой Q и инверсный Q. Число входов зависит от выполняемых функций. По способу записи информации тригге­ры делят на асинхронные и синхронизируемые (тактируемые).В асинхронных триггерах информация может изменяться в любой мо­мент времени при изменении входных сигналов. В синхронизи­руемых триггерах информация на выходе может меняться только в определенные моменты времени, задаваемые дополнительным син­хронизирующим сигналом. Существует большое число разнообраз­ных триггеров с различными функциональными возможностями. Однако в основе всех схем лежит основной (базовый) асинхрон­ный RS-триггер.

Асинхронный RS-триггер может быть построен на двух логи­ческих элементах ИЛИ—НЕ либо И—НЕ (рис. 9.7а,в). Элементы охвачены цепями обратных связей, для чего выход каждого элемента подключен к одному из входов другого элемента. Триггер имеет два входа: S — вход установки в единичное состояние (от англ. set — установка) и R — вход сброса в нулевое состояние (от англ. reset—сброс). Как следует из схемы, данной на рисунке 9.7, а, при S=l и R=0 на выходах будет

а при S=0 и R=l имеем

После исчезновения входных сигналов, т. е: при S=R=0, сохра­няется выходной сигнал, равный 1 или 0, в зависимости от того, на каком из входов (соответственно S или R) была перед этим единица. Все сказанное можно проследить и на диаграммах (рис. 9.7,б):

0-й такт. Входные сигналы R и S отсутствуют (равны 0). Триггер в этот момент находился в единичном состоянии (Q=l). Необходимо четкое понимание того обстоятельства, что в исходный момент времени состояние триггера — величина случайная и мы только для определения начинаем анализ с Q=l.

1-й такт. Входной сигнал S=1. Триггер принудительно устанав­ливается в единичное состояние, но так как Q уже равно 1, то состояние выходов триггера не меняется.

2-й такт. S=R=0. Режим хранения информации, записанной в предыдущем такте: Q=l, Q=0.

3-й такт. S=0, R=1. Триггер принудительно устанавливается в нулевое состояние. При этом состояния Q и Q меняются на противоположные.

4-й такт. S=R=0. Режим хранения.

5-й такт. S=0, R=l. Принудительная установка в 0. Но так как Q уже равнялось 0, то состояние выходов триггера не ме­няется,

6-й такт. S=R=0. Режим хранения.

7-й такт. S=1, R=0. Принудительная установка в единичное состояние. На выходах триггера появляются сигналы Q=l и Q=0.

Проведенный анализ позволяет сделать вывод:

1) при S=1 и R=0 происходит установка триггера в устой­чивое состояние с Q=l и Q=0 (запись единицы);

2) при R=1 и S=0 происходит установка триггера в устойчи­вое состояние с Q=0 и Q=l (запись нуля);

3) при S=R=0 триггер сохраняет то устойчивое состояние, которое имел до прихода этих сигналов (режим хранения).

Таким образом, состояние триггера (записанную информацию) можно определить или по сигналу на выходе Q, или по инверсии записанного сигнала на выходе Q. Однако при S=R=1 оба выход­ных сигнала

равны нулю, что не позволяет однозначно определить состояние системы. Поэтому комбинация входных сигналов S=R=1 является запрещенной.

Студентам предлагается самостоятельно провести подобный анализ для схемы RS-триггера на элементах И — НЕ (рис. 9.7,в) и убедиться, что вторая схема работает подобно первой при замене входных сигналов на инверсные с уровнями логических 0. На диаграммах (рис. 9.7,г) заштрихованными участками изображено время, в те­чение которого на входах RS-триггера действует запрещенная комби­нация входных сигналов: R=S=0.

Описание работы RS-триггеров проводились аналитическим и графическим способами, однако это можно сделать и при по­мощи таблицы переключений (таблицы истинности RS-триггера) (табл. 9.3). Широкому использованию асинхронного RS-триггера в качестве самостоятельного устройства мешают присущие ему серьезные недостатки: наличие запрещенной комбинации входных сигналов, подача информации по двум отдель­ным цепям (R, S), низкая помехоустойчивость.

Таблица 9.3

Вход Выход Режим работы
ИЛИ - НЕ И-НЕ Qt+1 Qt+1
S R S R
0 Qt Qt Хранение
Запись 1
Запись 0
X X Запрещенный (Q=Q)

Синхронный D-триггер свободен от недостатков RS-триггера. D-триггер (рис. 9.8,а) образован из RS-триггера и входной комбинационной схемы на двух логических элементах. Сигналы, предназначенные для занесения в триггер, поступают на информа­ционный вход D. На вход синхронизации С подают синхроимпуль­сы, определяющие момент записи информации. Описание работы триггера при различных комбинациях входных сигналов представ­лено в таблице 9.4.

Таблица 9.4

C D C×D =S C×S =R Q Режим работы
0 0×0=1 0×1=1 Предыдущее значение Хранение
0×1=1 0×1=1 Предыдущее значение Хранение
1×0=1 1×1=0 Запись 0
1×1=0 1×0=1 Запись 1

 

Из таблицы и временных диаграмм (рис. 9.8,в), иллюстрирующих описанный процесс хранения и записи инфор­мации, видно, что D-триггер находится в режиме хранения при С=0 и в режиме записи при С=1. Такой триггер задерживает выход­ной сигнал до окончания того такта, в который он был записан. Так, входной сигнал D=1 заканчивается между первым и вторым, четвертым и пятым синхроимпульсами, а состояние Q=l сохра­няется до конца второго и пятого тактов. Отсюда произошло и название D-триггера (от англ. delay—задержка). Если сигнал на входе изменится во время действия синхроимпульса, то в триг­гере окажется записана та информация, которая присутствовала при окончании синхроимпульса,—момент t3 (рис. 9.8, в). Благодаря этому свойству (изменение информации в течение всего времени, пока С=1) рассмотренный триггер называется статическим син­хронным D-триггером. Для нормальной работы статического D-триггера необходимо, чтобы изменение информации на D-входе проис­ходило только при С=0.

Во всех сериях интегральных схем имеются D-триггеры. Так, на рисунке 9.8,г показаны условно-графическое обозначение и цоколевка микросхемы К155ТМ7, включающей четыре D-триг­гера. Все триггеры имеют самостоятель­ные информационные входы (выводы 2,3,6,7), однако разрешение записи (входы С — выводы 13 и 4) осуществля­ется одновременно для двух триггеров, так как в кор­пусе уже задействованы все 16 выводов. Микросхема К561ТМЗ со­держит четыре самостоятельных триг­гера с общим входом раз­решения за­писи. Эта ИМС интересна тем, что в за­висимости от уровня управляющего сиг­нала V запись осуществляется либо низ­ким (при V=0), либо высоким (при V=l) уровнем синхросигнала С. Изменение уровня сигнала С производится логическим элементом 2И—ИЛИ—2И (рис. 9.8, е).

Динамический синхронный D-триггер исключает сквозную пе­редачу сигнала с D-входа на выход триггера во время действия синхроимпульса. В триггере с динамическим управлением информа­ция записывается только в момент перепада напряжения на входе синхронизации. Схема динамического D-триггера изображена на рисунке 9.9,а, а временная диаграмма для сигналов в различных точках триггера — на рисунке 9.9,б.

Рассмотрим работу триггера, учитывая, что в каждый момент времени значения выходных сиг­налов логических элементов равны: X2=D×X4, X1=XX3, X3=C×X1, Х4=С×ХХЗ. Пока сигнал С равен нулю, ХЗ=Х4=1. Поэтому в паузах между синхроимпульсами выходной триггер на­ходится в режиме хранения информации, а сигналы на выходах первых двух элементов (D1, D2) полностью определяются вход­ным информационным сигналом: X2=D×l=D и Xl=D×1=D. Сиг­налы Х2 и XI инверсные по отношению друг к другу, поэтому при появлении С=1 только один из них разрешает прохождение синхроимпульса через один из элементов — D3 или D4:

Временные диаграммы (рис. 9.9,б) построены с учетом задер­жек распространения сигнала в каждом логическом элементе (пока­заны тонкими линиями). Пунктиром на диаграммах для D, X1 и Х2показан случай, когда изменение информационного сигнала D про­исходит во время действия синхроимпульса. Анализ, который студентам предлагается провести самостоятельно, показывает, что этот сигнал проходит только на выходы первых элементов и не про­пускается элементами D3 и D4.

Таким образом, в рассмот­ренном триггере с динамиче­ским управлением запись сиг­нала производит­ся по фронту импульса синхронизации. Ус­ловное графическое изоб­раже­ние динамического триггера (рис. 9.9,в) отличается от изо­б­ражения статического триггера (триггера с потенциальным управле­нием) тем, что динами­ческий вход синхронизации изо­бражают на схеме треугольни­ком. Если вершина треугольника обращена в сто­рону микро­схемы, то триггер срабатывает по переднему фронту синхроим­пульса, если от нее — по зад­нему фронту синхроимпульса.

Внимательные студенты, вероятно, уже обратили внима­ние на то, что динамический D-триг­гер, по сути дела, состоит из трех стати­ческих RS-триггеров. Первые два триггера, соб­ранные соответ­ственно на элементах, (D1, D3 и D2, D4) производят подготовку информации. Третий триггер (D5, D6) записывает уже предва­ри­тельно логически обработанную информацию. Именно такое двухступенчатое построение динамиче­ского триггера и позволило изба­виться от прямого прохождения сигнала с D-входа на выход тригге­ра в период действия синхроимпульса.

Небольшое усложнение схемы (рис. 9.9,а) позволяет полу­чить уни­версальный D-триггер (рис. 9.9,г), вы­полняющий функ­ции как RS-триггера, так и динамического D-триггера. Мо­дерни­зация заключается в замене всех двухвходовых элементов И—НЕ на трехвходовые элементы И—НЕ. Поя­вившиеся дополнительные входы элементов D1 и D5 являются входами сигнала S, а входы элементов D2, D3 и D6— входами сигнала R. Пока сигнал на S и R равен 1, универсальный триггер работает как динами­ческий D-триггер по входам D и С. Как только на один из входов (S или R) поступит сигнал, равный 0, так триггер сразу перестает реагиро­вать на сигналы С и D, и принимает состояние, определя­емое сигналом S или R. Состояние S=R=0 по-прежнему считается запрещенным.

И в ТТЛ и в КМДП сериях микросхем имеются универсаль­ные D-триггеры. Условные обозначения и цоколевка некоторых из них показаны на рисунке 9.10. Микросхемы К155ТМ2 и К.561ТМ2 содержат по два независимых универсальных D-триггера. В микро­схеме К155ТМ8 находится четыре D-триггера с общими для всех триггеров входами динамической записи (С) и сброса в нулевое состояние (R).

Счетный T-триггер имеет один управляющий вход и два выхода (рис. 9.11,а). Информация на выходах такого триггера меняется на противоположную при каждом положительном перепаде напря­жения на счетном входе Т, поэтому счетный триггер используется в качестве делителя частоты входного сигнала. Триггер такого типа может быть создан из D-триггера с динамическим управле­нием, если его инверсный выход соединить с информационным входом (рис. 9.11,б). Если на выходе Q нулевой уровень, то на входе D в это же время уровень Q=l. По фронту первого синхроимпульса единица с D-входа пере­пишется (с опозданием, равным задержке одного логического эле­мента: рис. 9.11,в) на выход Q. Соответственно на вы­ходе Q и входе D появится нулевой уровень (с опозданием, равным задержкам двух логических элементов). В следующем такте на вы­ход Q будет переписано нулевое значение с входа D и т.д.

Создать счетный триггер на базе статического D-триггера таким же образом (обратной связью с выхода Q на вход D) нельзя. Так как статический триггер имеет потенциальное управление, то при С=1 напря­жение на выходе за счет влия­ния обратной связи будет по­стоянно меняться на обратное, т. е. возникнут высоко­частот­ные колебания. Убедиться в этом можно, построив временные диаграммы, подобные изображенным на рисунке 9.8,в, с учетом за­держек сигналов в логических элементах.

 

III Основные операционные элементы (узлы) цифровой техники

Обработка цифровой информации в сложных системах происхо­дит в виде последовательного выполнения отдельных элементар­ных операций. Эти элементарные операции выполняются операцион­ными элементами. Операционные элементы, или узлы, цифровых устройств образованы из логических элементов комбинационной и последовательной логики.

Основной набор элементарных операций невелик.

Установка — запись в операционный элемент двоичного кода какой-либо константы. Пример - установка нуля во всех разря­дах счетчика.

Передача - прием — перезапись кода числа из одного опера­ционного элемента в другой.

Сдвиг — изменение положения разрядов кода относительно пер­воначального.

Счет — увеличение или уменьшение кода числа на выходе опе­рационного элемента при поступлении на его вход импульсной последовательности.

Преобразование — перевод кода числа из одной системы коди­рования в другую.

Распределение — адресная передача сигналов от многих источ­ников одному потребителю или от одного источника нескольким потребителям.

Сложение — нахождение суммы двух чисел, представленных в двоичном коде.

Узлы, выполняющие основные элементарные операции, также называются основными узлами цифровых устройств. К ним относятся:

а) элементы с памятью регистры, счетчики, операционные узлы;

б) элементы без памяти преобразователи кодов, шифраторы, дешифраторы, мультиплексоры и сум­маторы.

 

9.6. Регистры

Операционный элемент, состоящий из триггеров, основным назна­чением которого является прием и хранение чисел с двоичным представлением цифр разрядов, называется регистром. Однако с по­мощью некоторых видов регистров можно выполнять и следующие элементарные операции: установку, сдвиг, преобразование. Основ­ными типами регистров являются параллельные и последователь­ные (сдвигающие).

В параллельном регистре на тактируемых D-триггерах (рис. 9.12) код запоминаемого числа подается на информационные входы всех триггеров и записывается в регистр с приходом тактового импульса. Выходная информация изменяется с подачей нового вход­ного слова и приходом следующего импульса записи. Такие регистры используют в системах оперативной памяти. Число триггеров в них равно максимальной разрядности хранимых слов. На рисунке 9.8,г,д этой лекции приведены условные графические обозначения ИМС К155ТМ7 и К561ТМЗ, которые можно использовать в качестве параллельных четырехразрядных регистров. Путем простого объединения С входов нескольких микросхем можно получить параллельный регистр на 8 и более разрядов.

Схема последовательного регистра на D-триггерах с динами­ческим управлением и временная диаграмма, иллюстрирующая его работу, приведены на рисунке 9.13. По приходу тактового импульса С первый триггер записывает код Х (0 или 1), находящийся в этот момент на его D-входе, а каждый следующий триггер пере­ключается в состояние, в котором до этого находился предыдущий. Так происходит потому, что записываемый сигнал проходит с входа D-триггера к выходу Q с задержкой, большей длительности перед­него фронта тактового импульса (в течение которого и происходит запись). Каждый тактовый импульс последовательно сдвигает код числа в регистре на один разряд. Поэтому для записи n-разрядного кода требуется п тактовых импульсов. Из диаграммы следует, что четырехзначное число 1011 было записано в соответствующие раз­ряды регистра (1—Q4, 0—Q3, 1—Q2, 1—Q1) после прихода четвер­того тактового импульса. До следующего тактового импульса это число хранится в регистре в виде параллельного кода на выходах Q4, ..., Q1. Если необходимо получить хранимую информацию в после­довательном коде, то ее снимают с выхода Q4 в моменты прихода следующих четырех импульсов (5—8). Такой режим называется режимом последовательного считывания.

Очень удобны универсальные регистры, позволяющие произво­дить как последовательную, так и параллельную записи и считы­вание. Такие регистры можно использовать в качестве преобразователей параллельного кода в последовательный и обратно. В серии К155 есть микросхема К155ИР1—четырехразрядный уни­версальный сдвиговый регистр (рис. 9.14). Регистр работает в режи­ме сдвига по тактовым импульсам, поступающим на вход С1, если на управляющем входе V имеется сигнал низкого уровня. Вход D0 служит для ввода информации в первый разряд ре­гистра в этом режиме. Если же на входе V напряжение высокого уровня, то регистр производит параллельную запись информации с входов D1, ..., D4 по импульсу синхронизации, поступающему на вход С2.

На базе универсального регистра можно построить реверсив­ный сдвигающий регистр. Для этого входы D1, D2 и D3 подклю­чают соответственно к выходам Q2, Q3, Q4. Если информацию подавать на вход D0, а импульсы синхронизации — на С1, то при V=0 регистр производит сдвиг в сторону старших разрядов (сдвиг влево). Если же информацию подавать на вход D4, а синхроимпульсы — на С2, то при V=l регистр будет произво­дить сдвиг в сторону младших разрядов (сдвиг вправо).

Из-за большого числа элементарных операций, которые могут выполнять регистры, они стали одними из наиболее распростра­ненных операционных элементов. Например, и в ТТЛ (К155), и в КМДП (К561) сериях цифровых микросхем имеется более десяти регистров с различными функциональными возможностями.

9.7. Счетчики

Счетчиком называют операционный элемент последовательного дей­ствия, который осуществляет счет поступающих на его вход импуль­сов. Результат счета хранится счетчиком до прихода следующего импульса. Считывание результата счета может производиться в про­межутках между счетными импульсами.

Счетчики, как и сдвигающие регистры, состоят из цепочки по­следовательно включенных триггеров. Разрядность счётчика, а сле­довательно, и число триггеров N определяются максимальным чис­лом, до которого он должен считать. Это число называется коэффи­циентом (модулем) счета — Ксч. Если число входных импульсов n>Ксч, то через каждые Ксч импульсов счетчик возвращается в исходное состояние и начинает считать импульсы сначала.

Большое разнообразие типов счетчиков вызвано их широким использованием как в вычислительной технике, так и в различных устройствах автоматики. Они применяются для образования после­довательностей адресов команд, для счета числа циклов выпол­нения операций, для запоминания кода в аналого-цифровых пре­образователях и т. д. Рассмотрим наиболее распространенные типы счетчиков.

Кольцевойсчетчик можно получить из регистра сдвига, если выход последнего триггера соединить с D-входом первого. Схема такого счетчика на N разрядов приведена на рисунке 9.15. Перед началом счета, импульсом начальной установки, в нулевой разряд счетчика (Q0) записывается логическая 1, в остальные разряды— логические 0. С началом счета каждый из приходящих счетных импульсов Т переписывает 1 в следующий триггер, и число посту­пивших импульсов определяется по номеру выхода, на котором имеется код «1». Предпоследний (п—1)-импульс переведет в еди­ничное состояние последний триггер, а n-импульс переписывает единичное состояние на выход нулевого триггера, и счет начнется сначала. Таким образом, можно построить кольцевой счетчик с про­извольным коэффициентом счета Ксч, изменяя лишь число триггеров N в цепочке, так как Kсч=N. Временные диаграммы и условно-графические обозначения такого счетчика приведены на рисунке 9.15.

В К561 серии имеются подобные счетчики на основе сдвигаю­щего регистра с представлением выходной информации в коде «один из N». Счетчик К561ИЕ8 имеет коэффициент счета равный 10, а К561 ИЕ9—равный 8.

Главная область применения кольцевых счетчиков — распреде­лители импульсов, создающие необходимую временную последова­тельность управляющих сигналов. В остальных случаях в основном используются счетчики на счетных триггерах, так как они позволяют получить необходимый коэффициент счета при значительно мень­шем числе триггеров.

Асинхронный (последовательный) двоичный счетчик образован цепочкой последовательно включенных счетных триггеров. Результат счета отображается на выходах счетчика Q(N—1), ..., Q0 в виде параллельного двоичного кода числа сосчитанных импульсов. По­скольку число выходных переменных равно числу триггеров N и каждая переменная может принимать лишь два значения, то число возможных состояний (коэффициент счета) равно: Kсч=2N . Так как из 2N состояний одно приходится на нулевое состояние, то максимальное число, при котором счетчик полностью заполня­ется единицами, равно (2N —1).

Простейшим одноразрядным счетчиком с Kсч=2 является рас­смотренный выше T-триггер, меняющий свое состояние на про­тивоположное под действием каждого входного сигнала. В резуль­тате перепады напряжения на выходе триггера имеют вдвое меньшую частоту, чем на входе. По этим перепадам запускается следую­щий триггер, и на его выходе изменения состояния происходят уже в четыре раза реже, чем на входе первого триггера.

На рисунке 9.16 изображены четырехразрядный двоичный счет­чик на T-триггерах, срабатывающих по заднему фронту входного сигнала, и временные диаграммы, описывающие его работу. Диаграммы начинаются с момента, когда счетчик был полностью заполнен, т. е. на всех его выходах находились единицы. Сумма импульсов, сосчитанных счетчиком, равна: 1×23+1×22+1×21+1×20=15, что соответствует конечному состоянию (24—1) четырехразрядного счет­чика. По заднему фронту следующего 16-го импульса последовательно опро­кидываются все триггеры, и счетчик переходит в исходное нулевое состояние. Поэтому 16-й импульс также называют и нулевым. С приходом каждого следующего импульса параллельный двоичный код на выходе счетчика будет увеличиваться на единицу, пока снова не наступит переполнение счетчика, при котором все тригге­ры сбросятся в нулевое состояние.

Диаграммы (рис. 9.16) изо­бражают выходные сигналы с уче­том их задержки в каждом триг­гере. Хорошо видно, что истинная информация на выходах счетчика устанавливается только через время N×t1,0зд. р, прошедшее после среза тактового импульса. Здесь N×t1,0зд. р — задержка распростра­нения импульса в каждом триг­гере. При дальнейшем увеличении разрядности суммарная задержка мо­жет привести к искажению ин­формации в счетчике. Поэтому мно­горазрядные счетчики с по­следовательным переносом счет­ных им­пульсов от триггера к триг­геру могут работать только на по­ни­женных частотах, при доста­точно больших периодах следова­ния импульсов.

Кроме рассмотренного сум­мирующего счетчика, име­ются и вычи­тающие счетчики, у которых выходной код уменьша­ется на 1 с приходом каждого счетного импульса. Такой счетчик получится при подаче инверсных сигналов на тактовые входы. Для этого необходимо тактовые входы триггеров подключить к инверс­ным выходам Q предыдущих триггеров. Проанализировать ра­боту вы­читающего счетчика студент может самостоятельно, построив для этого временные диа­граммы, подобные изображенным на рисунке 9.16. Если в состав счетчика ввести мультиплексор, пе­реключающий тактовые входы триггеров к прямым или инверсным выходам пре­дыдущих триггеров, мы получим реверсивный счетчик с изменяе­мым направлением счета.

Асинхронные последовательные счетчики имеются и в ТТЛ, и КМДП сериях: четырехразрядный счетчик К155ИЕ5, пятиразрядный К176ИЕ2, шестиразрядный К176ИЕ1, 14,-разрядный К561ИЕ16, 15-разрядный делитель частоты для электронных часов К176ИЕ5, счет­чики-делители для часов с устройствами управления К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ8.

Синхронный (параллельный) двоичный счетчик обладает более высоким быстродействием за счет того, что тактовые импульсы одновременно поступают на входы всех триггеров счетчика. Рас­смотрим работу синхронного трехразрядного двоичного счетчика, схема которого изображена на рисунке 9.17,а, а временные диаграм­мы—на рисунке 9.17,б. На диаграммах счетные входы и прямые выходы трех разрядов счетчика обозначены соответственно T1, Т2, ТЗи Ql, Q2, Q3. Перед началом работы единичным сигналом на вхо­де R устанавливается нулевое состояние на всех выходах. На замкнутые между собой входы Т и P0 (как у первой ИМС; рис. 9.17,а) поступают счетные импульсы. Так как все триггеры первона­чально находились в нулевом состоянии, то первый импульс прой­дет только на вход первого триггера и, опрокинув триггер D1в единичное состояние,, подготовит элемент D5 (И) для передачи второго импульса на счетный вход D2. Прохождение всех следующих импульсов легко прослеживается по временной диаграмме с учетом логических функций, выполняемых элементами D4, D5 и D6:

Т1=Т×Р0, T2=T×Q1, T3=T×QQ2.

Диаграмма показывает, что при одинаковых задержках в тригге­рах смена информации во всех разрядах счетчика происходит од­новременно. При дальнейшем увеличении разрядности параллельного счет­чика появляется необходимость в элементах И с большим числом входов. Поэтому обычно в интегральном исполнении выпускаются четырехразрядные счетчики, условно-графические обозначения ко­торых показаны на рисунке 9.17, в. Для создания счетчиков с боль­шей разрядностью производят соединение нескольких микросхем, подавая сигнал с выхода переноса Р на вход разрешения приема переноса Р0. На временной диаграмме видно, что сигнал переноса Р позволяет сформировать тактовый импульс Т1' для первого тригге­ра следующего счетчика без какой-либо дополнительной задержки.

Счетчик с произвольным коэффициентом счета. Часто нужны счетчики с числом устойчивых состояний, отличным от 2N. Например, в электронных часах есть микросхемы с коэффициентами счета 6 (десятки минут), 10 (единицы минут), 7 (дни недели), 24 (часы). Для построения счетчика с Ксч¹2N можно использовать устрой­ство из N-триггеров, для которого выполняется условие 2N>Ксч. Очевидно, такой счетчик имеет лишние устойчивые состояния (2NКсч). Исключить эти ненужные состояния можно использованием обратных связей, по цепям которых счетчик переключается в ну­левое состояние в том такте работы, в котором он досчитывает до числа Ксч.

Для счетчика Ксч=10 нужны четыре триггера (так как 23<10<24). Счетчик должен иметь десять устойчивых состояний (0, ..., 9). В том такте, когда он должен был бы перейти в одиннад­цатое устойчивое состояние (число 10), его необходимо установить в исходное нулевое состояние. Для такого счетчика можно исполь­зовать любой четырехразрядный счетчик (рис. 9.18, а) с цепями обратной связи с выходов, соответствующих числу 10 (т.е. 2 и 8), на входы установки счетчика в 0 (вход R). В самом начале одиннадцатого состояния (число 10) на обоих входах элемента И микросхемы появляются логические 1, вырабатывающие сигнал сброса всех триггеров счетчика в нулевое состояние.

Рассмотренный счетчик является двоичным эквивалентом счет­ной декады, представляющим любую десятичную цифру ее двоич­ным кодом. Поэтому такой счетчик называют двоично-десятич­ным, а его выходной код—двоично-десятичным кодом (или ко­дом 8421).

Во всех сериях цифровых микросхем есть счетчики с внутрен­ней организацией наиболее употребительных коэффициентов пе­ресчета. Например, в микросхеме К155ИЕ2 Ксч=10, в микросхеме К155ИЕ4 Ксч=2*6=12.

В состав широко распространенной микросхемы К155ИЕ2 (рис. 9.18, в) входят триггер со счетным входом (вход Т1) и делитель на 5 (вход Т2). При соединении выхода счетного триггера с входом Т2 образуется двоично-десятичный счетчик. (Диаграмма его работы аналогична приведенной на рисунке 9.18, б.) Счет происходит по заднему фронту (срезу) импульса. Счетчик имеет входы установки в 0 (R0 с ло­гикой И) и входы установки в 9 (R9 с логикой И).

Если двоично-десятичный счетчик предназначен для работы в системах, где требуется визуальная информация о числе подсчи­танных импульсов (например, всевозможные цифровые измеритель­ные приборы), то после счетчика ставится преобразователь двоич­но-десятичного кода в код семисегментного индикатора (рис. 4.14). В микросхемах средней степени интеграции сов­мещены в одной микросхеме и двоично-десятичный счетчик, и преобразователь кода. Такими микросхемами являются К176ИЕ4 (де­сятичный счетчик) и К176ИЕЗ (счетчик на 6). Условно-графиче­ские обозначения этих микросхем (рис. 9.19) одинаковы. Каждый из этих счетчиков помимо выходов преобразователя кода имеет еще и выход переноса (вывод 2), к которому непосредственно подклю­чается вход следующего счетчика.

Счетчик с предварительной установкой может устанавливаться в начальное состояние, равное любому числу от 0 до Ксч - 1. Эта операция осуществляется параллельной записью в счетчик кода необходимого числа. Счет (сложение или вычитание) будет начи­наться уже не с нуля, а с установленного числа. Такой режим работы счетчика необходим, например, в управляющем устройстве ЭВМ при образовании последовательности адресов команд с задан­ного начального адреса.

Счетчики с предварительной установкой обычно являются уни­версальными и могут работать в режимах сложения, вычитания, установки заданного кода, установки (сброса) нуля. Это микросхе­мы К155ИЕ6, К155ИЕ7, К561ИЕ11. К561ИЕ14, К155ИЕ9.

Условно-графическое обозначение одного из таких счетчиков и таблица, в которой описаны его режимы работы, приведены на рисунке 9.20. Обычно такие сведения приводятся в справочной литературе. Попробуем, пользуясь этими данными, охарактеризовать этот счетчик:

а) счетчик К561ИЕ11 двоичный, так как в условно-графическом обозначении есть символ СТ2;

б) он реверсивный, так как есть вход выбора режима сложение/вычитание - ±1;

в) с предустановкой, так как есть входы параллельной записи – 8421;

г) с отдельным входом установки всех разрядов счетчика в 0 – вход R;

д) счетчик синхронный, так как есть вход (Р0) и выход (Р) переноса;

Режимы работы счетчика описывает таблица, данная на рисунке 9.20:

1-я строка - счет в режиме сложения. По фронту тактового сигнала Т при ±1=1, V=0, R=0 происходит добавление единицы к числу, находящемуся в счетчике.

2-я строка - счет в режиме вычитания. По фронту T при ±1=0, V=0, R=0 происходит уменьшение числа, находящегося в счетчике, на одну единицу.

3-я строка - режим предустановки. При V=1, R=0 и любом состоянии входов ±1 и Т происходит перезапись числа с входов D в триггеры счетчика.

4-я строка - режим сброса. При R=l и любых сигналах на всех остальных выходах счетчика происходит установка в нулевое состояние всех разрядов счетчика.

Делители частоты. Как видно из схем и диаграмм (рис. 9.15-4.18), счетчики могут выполнять функции делителей частоты, т.е. устройств формирующих из импульсной последовательности с частотой fвх импульсную последовательность на выходе последнего триггера с частотой fвых, в Kсч раз меньшую входной. При таком использовании счетчиков нет необходимости знать, какое число в нем записано в настоящий момент, поэтому делители могут не иметь всех промежуточных выходов. Это значительно упрощает их схему и конструкцию. Примером таких делителей может служить микросхема К155ИЕ1 делитель на 10 с одним выходом. Освободившиеся выводы можно использовать для ввода сигналов, управляющих коэффициентом деления. Примерами таких микросхем являются: К155ИЕ8 - шестиразрядный двоичный делитель частоты с переменным коэффициентов деления К=64М/п, где n=1, ..., 63; К561ИЕ15 - программируемый делитель с коэффициентом деления 3, .... 16659.

 

Доверь свою работу ✍️ кандидату наук!
1500+ квалифицированных специалистов готовы вам помочь

Дата добавления: 2015-07-08; просмотров: 211 | Нарушение авторских прав


 

 

<== предыдущая страница | следующая страница ==>
Неправильные тетрады| Особенности внепечной обработки

mybiblioteka.su - 2015-2022 год. (0.124 сек.)