Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Анализ КС методом асинхронного моделирования

Читайте также:
  1. Case-study (анализ конкретных ситуаций, ситуационный анализ)
  2. II. Отнесение опасных отходов к классу опасности для ОКРУЖАЮЩЕЙ ПРИРОДНОЙ СРЕДЫ расчетным методом
  3. II. Среди немыслимых побед цивилизации мы одиноки,как карась в канализации
  4. IV. Анализ рынка
  5. SWOT-анализ
  6. SWOT-анализ
  7. SWOT-анализ Facebook страницы Samsonite Russia

Реальный логический элемент (ЛЭ) переключается за какое-то конечное время, зависящее от технологии изготовления, условий эксплуатации, емкостей нагрузки и т.д. Прохождение сигнала последовательно через несколько ЛЭ будет приводить к накоплению времени задержки и возникновению сдвига во времени выходного сигнала по отношению к входному сигналу. Наличие задержки и порождаемого ею временного сдвига сигналов может приводить к появлению на выходе отдельных логических элементов и всей схемы кратковременных сигналов, не соответствующих БФ, реализуемых схемой. В качестве иллюстрации рассмотрим схему рис. 2.7 а).

Данная схема реализует функцию , т.е. константу “0” независимо от входного сигнала . Однако в переходном процессе в результате задержки срабатывания ЛЭ возможна ситуация, когда на обоих входах элемента 2И будут логические единицы, что может привести к появлению на выходе схемы логической “1” (см. рис. 2.7 б). Рассмотренный случай возможен при задержке времени срабатывания второго элемента на величину большую, чем первого. Такое явление называется риском сбоя. Различают статистический и динамический риски сбоя.

       
 
   
 

 


Рис. 2.7. Статический риск сбоя: электронная схема, временные диаграммы, где - время задержки инвертора, - время задержки элемента 2И

При статическом риске сбоя до и после переходного процесса состояние выходного сигнала одно и то же, а во время переходного процесса возможно кратковременное появление противоположного сигнала.

При динамическомриске сбоя до и после переходного процесса состояния выходного сигнала противоположные, но в переходном процессе выходной сигнал может несколько раз изменять свое значение. Динамический риск сбоя возможен в схеме (рис. 2.8 а) при смене набора ( , , ) на набор ( ), что иллюстрируется временными диаграммами (рис. 2.8 б).

В данном примере динамический риск сбоя на выходе КС сопровождается статическим на выходе элемента 1. Как видно из временных диаграмм риск сбоя имеет место при наличии определенного временного сдвига между сигналами, поступающими на вход ЛЭ.

Нежелательные сигналы на выходе могут и отсутствовать при другом соотношении временных сигналов, однако принципиальная возможность их появления является фактором, снижающим надежность работы схемы. Поэтому очень важно уметь обнаруживать и устранять такие явления.

В данном примере динамический риск сбоя на выходе КС сопровождается статическим на выходе элемента 1. Как видно из временных диаграмм риск сбоя имеет место при наличии определенного временного сдвига между сигналами, поступающими на вход ЛЭ.

 
 

 


Рис. 2.8. Иллюстрация динамического риска сбоя для схемы

Нежелательные сигналы на выходе могут и отсутствовать при другом соотношении временных сигналов, однако принципиальная возможность их появления является фактором, снижающим надежность работы схемы. Поэтому очень важно уметь обнаруживать и устранять такие явления.



Для анализа процесса переключения КС при смене входных наборов и обнаружения рисков сбоя используется метод асинхронного моделирования. При этом методе считается, что каждый элемент переключается с одинаковой задержкой. Анализ включает такие этапы:

1.Каждому элементу схемы присваивается уровень, причем уровень 1 имеют элементы, все входы которых являются независимыми входами схемы.

2. Записываются уравнения, описывающие каждый ЛЭ в порядке убывания уровня.

3. Для исходного входного набора определяется значение сигналов на выходах всех логических элементов схемы. Пусть данный набор заменяется набором .

4. Помечаются те уравнения, в правой части которых хотя бы одна из переменных изменила свое значение.

5. Решаются помеченные уравнения в порядке их записи в схеме. После решения уравнение считается непомеченным.

Загрузка...

6. Если после решения всех уравнений системы переменные, входящие в левые части уравнений, изменили свои значения, то вновь помечаются те уравнения, в правые части которых входят эти переменные. Затем осуществляется переход к п. 5.

В противном случае моделирование данного входного набора считается законченным. Выполнение п. 5 называется тактом моделирования.

Анализ схемы (рис.2.8) методом асинхронного моделирования приведен ниже. Для данной схемы входной набор заменяется набором .

Пример. Выполнить анализ методом асинхронного моделирования КС, изображенной на рис. 2.8.

Запишем в таблице 2.12 уравнения, связывающие выходы ЛЭ и его входы и помечаем все уравнения, в правой части которых хотя бы одна из переменных изменила свое значение

 
 

 


Рис. 2.8. Комбинационная схема для метода асинхронного моделирования.

Результаты выполнения пункта 5 приведены в табл. 2.13.

Как следует из результатов моделирования, при смене набора набором на выходе элемента 4 имеет место статический риск сбоя, а на выходе схемы - динамический риск сбоя. Радикальным способом устранения рисков сбоя является введение стробирования для снятия выходного сигнала комбинационной схемы.

 

Таблица 2.12

Уравнения связи выходов схемы с входами

 
 
уравнения 1-ый такт 2-ый такт 3-ый такт
* * *
* *  
  *  
*    
*    
*    

 

 


Таблица 2.13

Таблица моделирования схемы

 
 

 


Стробирующий импульс подается после окончания переходного процесса в КС (т.е. когда на выходе комбинационной схемы уже установилось необходимое значение выходного сигнала), что исключает влияние возможных сбоев на вырабатываемый схемой сигнал.


Дата добавления: 2015-07-08; просмотров: 333 | Нарушение авторских прав


Читайте в этой же книге: Метод минимизирующих карт. | Метод Квайна и импликантные матрицы | Минимизация функций алгебры логики по методу Квайна - Мак-Класки | Минимизация конъюнктивных нормальных форм | Минимизация неполностью определенных булевых функций | Метод неопределенных коэффициентов | Логические операторы электронных схем или цепей | Канонический метод синтеза комбинационных схем. | Минимизация логических схем со многими выходами | Табличное задание автоматов Мили и Мура |
<== предыдущая страница | следующая страница ==>
Характеристики комбинационных схем| Определение абстрактного цифрового автомата

mybiblioteka.su - 2015-2021 год. (0.02 сек.)