Арифметико-логическое устройство

Арифметико-логическое устройство - центральная часть процессора, выполняющая арифметические и логические операции.

АЛУ выполняет некоторый набор арифметических и логических операций над входными словами (операндами) фиксированной разрядности, выдавая результат в виде выходного слова той же разрядности. Вид выполняемой в АЛУ операции задается устройству внешним кодом операции. Операции АЛУ подразделяются на три основные категории: арифметические, логические и операции над битами. Арифметической операцией называют процедуру обработки данных, аргументы и результат которой являются числами (сложение, вычитание, умножение, деление). При арифметических операциях АЛУ учитывает перенос из младших разрядов и генерирует перенос в старшие разряды результата. Логической операцией именуют процедуру, осуществляющую построение сложного высказывания (операции И, ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ). Логические операции выполняются параллельно и независимо над соответствующими битами операндов. Операции над битами обычно подразумевают сдвиги.

Кроме переноса в старшие разряды, который представляет собой признак переполнения разрядной сетки АЛУ, в устройстве могут формироваться и другие признаки результата, такие как равенство результата нулю, его положительность, четность и др.

АЛУ можно классифицировать по виду обрабатываемой информации, по способу обработки информации и логической структуре. Подробная классификация АЛУ показана на рис. 9-1.

Рис. 9-1

Принцип действия комбинационного АЛУ можно пояснить с помощью функциональной схемы (рис. 9-2). На схеме показано двухразрядное АЛУ,

Рис. 9-2

обеспечивающее выполнение четырех операций: логические «И», «ИЛИ», «ИСКЛЮЧАЮЩЕЕ ИЛИ» и арифметическое сложение. Тип, выполняемой операции, определяется кодом операции, подаваемого на входы S 1 и S 2. Схема построена на основе набора комбинационных устройств, выполняющих нужные операции, и выходных мультиплексоров. Мультиплексоры передают на выходы АЛУ выходные сигналы тех комбинационных устройств, которые реализуют операцию, заданную кодом операции.

Схемой АЛУ предусмотрено формирование следующих признаков результата:

F2 – переполнение разрядной сетки (перенос в старшие разряды);

P – положительный результат («плюс»);

Z – нулевой результат («ноль»).

Признаки Z и Р формируются всегда, а признак F2 – только при выполнении операции арифметического сложения.

Реальные АЛУ выполняют значительно большее число операций, а их структура, как следует из рис. 9-1 имеет значительно более сложную структуру.

Промышленность выпускает интегральные микросхемы АЛУ, отличающиеся числом разрядов и набором выполняемых команд. В качестве примера рассмотрим четырехразрядное АЛУ, выпускаемое в виде интегральной микросхемы типа 155ИП3 (рис. 9-3).

Рис. 9-3

Микросхема К155ИПЗ— четырехразрядное, скоростное АЛУ. Оно может работать в двух режимах, выполняя либо 16 логических, либо 16 арифметических операций (таблица 9-1). Для получения максимального быстродействия при обработке длинных цифровых слов сумматор в АЛУ имеет схему ускоренного переноса (СУП). Микросхема К155ИПЗ управляется параллельными входами выбора S0 — S3 и входом управления режимом М (mode control). Если на входе М логическая 1, запрещаются все внутренние переносы и АЛУ будет исполнять логические операции поразрядно. Если на входе М логический 0, переносы разрешаются и будут выполняться арифметические операции над двумя четырехразрядными словами. За счет внутренней СУП сигнал переноса на выходе С₄ появляется при каждом входном сигнале переноса, поступившем на вход С₀.

Таблица 9-1

№ операции	Состояние входов S	Состояние входа М
S3	S2	S1	S0	M=1 Логические операции	M=0 (С=0) Арифметические операции
					А	А+1
					А+B	(А+B) +1
					А+B	(А+B)+1
					-1
					А+АB	А+AB+1)
					(А+B)+АВ	(А+B)+AB+1)
					А-B-1	A-B
					А+AB	AB
					A+B	A+AB+1
					AxB+AxB	A+B+1
					(А+B)+АВ	(A+B)+AB+1
					AB-1	AB
					А+А	A+A+1
					(A+B)+А	(A+B)+A+1
					(A+B)+А	(A+B)+A+1
					А-1	A

На входы А0—A3 подается четырехразрядное слово А (операнд А), на входы В0—В3 — аналогичное слово-операнд В. На входе С₀ принимается входной сигнал переноса. Результат выполнения одной из 32 выбранных функций АЛУ появляется на выходах F0 — F3. На выходе сумматора АЛУ выделяется сигнал переноса из старшего разряда суммы. Этот сигнал подается на вход С ₄ следующего АЛУ при составлении схем АЛУ большей емкости. Микросхема ИПЗ имеет три вспомогательных выхода: А=В — выход компаратора, отображающий равенство операндов (выход имеет открытый коллектор), G — выход генерации переноса, Р — выход распространения переноса. Для организации переноса между корпусами АЛУ объединяемыми в многоразрядную схему, используются выходы Р и G. Данные, появляющиеся на них, не зависят от состояния выхода переноса С₄.

Если от многокоразрядного АЛУ не требуется максимальное быстродействие, можно использовать простой режим пульсирующего переноса. Для этого выход переноса С₄ соединяют со входом переноса С₀ следующего АЛУ. Для обеспечения высокоскоростных операций следует включать между используемыми К155ИПЗ специальную микросхему ускоренного переноса 155ИП4.

Литература

1. Токхайм Р. Микропроцессоры: Курс и упражнения, – М.: Энергоатомиздат, 1988. –336 с.

2. Сташин В.В., Урусова А.В., Мологонцев О.Ф. Проектирование цифровых устройств на однокристальных микроконтроллерах, М.: Энергоатомиздат, 1990. –224 с.

3. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. –2-е изд. дораб и доп. –М.: Радио и связь, 1990. 512 с.

4. Рафикузман М. Микропроцессоры и машинное проектирование микропроцессорных систем. Т.1. М.: Мир, 1988.

5. Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. – М.: Горячая линия – Телеком, 2000. – 336 с.

6. Шило В. Л. Популярные цифровые микросхемы: Справочник. - М.; Радио и связь, 1987, - 352 с.

7. Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов. – М.: Горячая линия – Телеком, 2002. – 768 с.

8. Савельев А.Я. Прикладная теория цифровых автоматов: Учебник для вузов по спец. ЭВМ. - М.: Высшая школа, 1987. – 272 с.

9. Семеренко В.А., Скуратович Э.К. Арифметико-логические основы компьютерной схемотехники: Учебное пособие для высшей школы. – М.: Академический Проспект, 2004. – 144 с.

10. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника. /Полный курс/: Учебник для вузов /Под ред. Глудкина О.П. – М.: Горячая линия – Телеком, 2002. – 768 с.

11. Костров Б.В., Ручкин В.Н. Микропроцессорные системы: Учебное пособие /Б.В. Костров, В.Н. Ручкин – ТЕХБУК, М.: 2006,. – 208 с.

12. Бойко В.И. и др. Схемотехника электронных систем. микропроцессоры и микроконтроллеры. В.И. Бойко, А.И. Гурний, В.Я. Жуйков, А.А. Зори, В.М. Спивак, Т.А. Терещенко, Ю.С. Петериря. – СПб.: БХВ – Петербург, 2004. – 464 с.

13. Микропроцессорные системы: Учебное пособие для вузов /Под общ. Редакцией Д.В. Пузанкова. – СПб.: Политехника, 2002. – 386с.

14. Микропроцессоры и ЭВМ. Учебное пособие для вузов / В.Н. Лоханкин. – М.: Энергоатомиздат, 2000. – 100 с.

Оглавление

1. Логические основы микропроцессорной техники. 3

1.1 Основные понятия алгебры логики. 3

1.1.1 Основные понятия и функции алгебры логики. 3

1.1.2 Основные законы алгебры логики. 3

1.1.3 Применение алгебры логики для упрощения логических функций. 3

1.1.4 Понятие функционально полной системы логических элементов. 3

1.2 Цифровые интегральные логические элементы.. 3

1.2.1 БАЗОВЫЕ ЭЛЕМЕНТЫ ЛИЭ РАЗЛИЧНЫХ СЕРИЙ.. 3

1.3 МИНИМИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ.. 3

1.3.1 Минимизация логических функций с помощью диаграммы Вейча. 3

1.4 Синтез комбинационных цепей. 3

2 Арифметические основы микропроцессорной техники.. 3

2.1 ПОЗИЦИОННЫЕ СИСТЕМЫ СЧИСЛЕНИЯ.. 3

2.1.1 Основные понятия. 3

2.1.2 Перевод чисел из одной системы счисления в другую.. 3

2.1.3 Представление числа в шестнадцатеричной системе счисления. 3

2.1.4 Двоично-десятичное представление чисел. 3

2.1.5 Представление отрицательных чисел. 3

3. ТРИГГЕРЫ... 3

3.1 Бистабильные триггера. 3

3.2 Не тактируемый RS-триггер на логических элементах И – НЕ.. 3

3.3 Тактируемый RS – триггер. 3

3.4 D-триггер. 3

3.5 JK- триггер. 3

3.6 Многофазные триггера. 3

4. Преобразователи кодов, шифраторы и дешифраторы... 3

4.1 Шифраторы.. 3

4.2 Дешифраторы.. 3

5.МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ... 3

5.1 Мультиплексоры.. 3

5.2 Демультиплексоры.. 3

6. РЕГИСТРЫ... 3

6.1 Основные понятия. 3

6.2 Параллельные регистры.. 3

6.2 Сдвигающие регистры.. 3

7. СЧЕТЧИКИ ИМПУЛЬСОВ.. 3

7.1 Основные понятия. 3

7.2 Кольцевые счетчики. 3

7.3 Двоичные счетчики. 3

7.3.1 Основные понятия. 3

7.3.2 Двоичные асинхронные счетчики. 3

7.3.3 Двоичные синхронные счетчики. 3

7.4 Реверсивные двоичные счетчики. 3

7.4.1 Асинхронные реверсивные счетчики. 3

7.4.2 Синхронные реверсивные счетчики. 3

7.5 Декадные счетчики. 3

7.6 Счетчики с произвольным модулем счета. 3

7.6.1 Счетчики на основе метода управляемого сброса. 3

7.6.2 Счетчики на основе метода исключения лишних состояний. 3

7.6.3 Синтез счетчиков на основе метода исключения лишних состояний. 3

8. Комбинационные узлы микропроцессорной техники. 3

8.1 Формирователи импульсов. 3

8.2 Устройства синхронизации. 3

8.3 Формирователи кода нажатой клавиши. 3

8.4 Двоичные сумматоры.. 3

8.4.1 Последовательные сумматоры.. 3

8.4.2 Параллельные сумматоры.. 3

8.4.3 Накапливающие сумматоры.. 3

9. Арифметико-логическое устройство. 3

Литература. 3

Оглавление. 3

Дата добавления: 2015-07-21