Параллельные сумматоры

Параллельный сумматор состоит из последовательно соединенных одноразрядных сумматоров. Схема параллельного последовательного сумматора показана на рис. 2-2. При суммировании чисел возникает перенос из младшего разряда в старший. В процессе распространения сигнала переноса устанавливается окончательное значение суммы в каждом разряде. Такой порядок выполнения операций называется последовательным переносом.Максимальное по времени суммирование получается в том случае, когда перенос, возникший в первом разряде, распространяется по всем разрядом (например, при сложении кодов 11..11 и 00..01).

Чтобы уменьшить время операции сложения многоразрядных чисел можно использовать схемы параллельного (ускоренного) переноса. При этом все сигналы переноса вычисляются непосредственно по значениям входных переменных. В общем виде, схема параллельного сумматора со схемой ускоренного переноса показана на рис. 8-13.

Рис. 8-13

На рисунке приняты следующие буквенные обозначения переменных:

a_i, b_i – разряды суммируемых чисел;

g_i - генерация переноса. Сигнал g_i вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных a_i,b_i;

C_i - р аспространение переноса. Сигнал С_i показывает, передается или нет полученный в младшем разряде сигнал переноса дальше.

S_i – результат сложения чисел в данном разряде.

Используя правила двоичной арифметики можно вывести формулы для вычисления сигналов переноса:

Очевидно, что хотя полученные выражения достаточно сложные, время формирования сигнала переноса в любой разряд с помощью вспомогательных функций определяется только времением здержки распространения сигнала на двух элементах. Эти функции реализуются специальным комбинационным устройством – схемой ускоренного переноса (рис. 8-14).

Рис. 8-14

Недостатком сумматоров с одновременным переносом является значительный рост аппаратурных затрат при построении схем межразрядных переносов. Поэтому на практике применяют метод построения сумматоров с комбинированным переносом.

В сумматорах с комбинированным переносом полные одноразрядные сумматоры объединяются в группы. Внутри группы, как правило, осуществляется одновременный перенос. Между группами перенос может быть как последовательный, так и одновременный. На рис. 8-15 в качестве примера приведена схема 12-разрядного двоичного сумматора с комбинированным переносом на базе четырехразрядных схем сумматоров. Здесь внутри групп организован одновременный перенос, между группами - последовательный.

Рис. 8-15

Для удобства построения сумматоров с одновременным переносом в ряде серий микросхем логические функции, формирующие переносы, реализуются в виде отдельной микросхемы.

Дата добавления: 2015-07-21