Краткие теоретические сведения

Аналого-цифровые преобразователи (АЦП) предназначены для преобразования аналоговых (непрерывных) сигналов в цифровую форму. Преобразование аналогового сигнала происходит в определенные моменты времени, которые называются точками отсчета. Количество отсчетов за единицу времени определяет частоту дискретизации (преобразования), которая, в свою очередь, определяется быстродействием и условиями использования АЦП. Интервал времени между отсчетами Т_отс и частота дискретизации f_пр связаны соотношением:

Т_отс = 1/f_пр.

В измерительной технике для преобразования медленно меняющихся процессов частота преобразования может быть установлена небольшой - единицы Герц и менее. В устройствах, где требуется преобразовывать сигналы в масштабе реального времени, частота преобразования выбирается из условия достижения максимальной точности восстановления цифрового сигнала в аналоговую форму. Например, преобразование речевого сигнала в дискретную форму. При этом частота дискретизации определяется как f_пр = 2F_мах, где F_мах - максимальная частота речевого сигнала.

Для обеспечения преобразования без искажений требуется выполнение условия:

t_пр < Т_отс,

где t_пр - время преобразования АЦП одного отсчета.

Основные параметры АЦП определяются также как и параметры ЦАП.

По принципу дискретизации и структуре построения АЦП делятся на две группы: 1-группа АЦП с применением ЦАП и 2-группа АЦП без ЦАП.

К первой группе относятся:

- АЦП последовательного счета (развёртывающего типа);

- АЦП последовательного приближения (поразрядного уравновешивания);

- следящий АЦП.

К второй группе относятся:

- АЦП прямого преобразования;

- АЦП двойного интегрирования;

- АЦП дифференциального кодирования.

Каждый тип АЦП имеет свои достоинства и недостатки. На практике встречаются все выше перечисленные типы АЦП.

Сравнительные характеристики АЦП. Наибольшим быстродействием обладают АЦП прямого преобразования. Время преобразования t_пр достигает 10 -20 нсек. Они используются для преобразования сигналов сверх быстро протекающих процессов и сигналов телевизионного изображения (цифровое телевидение). Они отличаются высокой стоимостью и большой потребляемой мощностью. Функциональная схема АЦП прямого преобразования приведена на рис. 12.1. Она содержит 2ⁿ компараторов, делитель опорного напряжения и преобразователь позиционного кода в параллельный двоичный код. Промышленностью выпускаются 4, 6, 8 - разрядные АЦП прямого преобразования. Время преобразования этих АЦП определяется исключительно только временем распространения сигнала в компараторах t_здкр и преобразователе кодов t_здпр, т.е. t_пр = t_здкр + t_здпр.

Рис. 12.1. Функциональная схема АЦП прямого преобразования:

СР₁...СР_N – сравнивающие устройства (компараторы); R₁...R_N –резисторы делителя опорного напряжения; N – число ступеней квантования (N=2ⁿ)

По своему быстродействию на втором месте находятся АЦП последовательного приближения (рис. 12.2). Время преобразования n- разрядного АЦП определяется как t_пр = nТ + 3Т, где Т - период следования тактовых импульсов, соответствующий времени выборки одного кванта. Дополнительные 3 такта используются для старта(запуска) и формирования сигналов признака завершения процесса преобразования (сигнала “конец преобразования”).

Рис. 12.2. Функциональная схема АЦП последовательного преобразования:

СР – компаратор напряжения; ТГ – тактовый генератор; ЛСУ – логическая схема управления; РПП – регистр последовательного приближения;

ЦАП – цифро-аналоговый преобразователь

Принцип работы АЦП последовательного приближения иллюстрируется на рис. 12.3. После запуска, на выходе АЦП устатанавливается число, соответствующее половине напряжения полной шкалы U_пш/2. Это напряжение сравнивается с входным напряжением U_вх и, в зависимости от результата сравнения, компаратор вырабатывает два сигнала: U₁, когда U_{вых ЦАП} > U_вх и U₂ при U_{вых ЦАП} < U_вх. Если U_{вых ЦАП} меньше, чем U_вх ЛСУ вырабатывает команду, при которой к содержимому регистра последовательного приближения РПП прибавляется число, соответствующее половине напряжения, установленного в предыдущем такте. Если же U_{вых ЦАП} > U_вх , то из содержимого РПП это число вычитается (см. рис. 12.3). Это происходит до тех пор, пока напряжение приращения не станет равным DU_кв, т.е. U_n = DU_кв =U_пш/2^n..

Рис.12.3. Диаграмма выходного напряжения ЦАП, соответствующая десятичному эквиваленту выходного двоичного кода АЦП

Наибольшим временем преобразования (среди АЦП с использованием ЦАП) обладает АЦП последовательного счета t_пр = 2ⁿ Т. Они проще в изготовлении и имеют наименьшую стоимость. Погрешность преобразования таких АЦП определяется, в основном, погрешностью ЦАП и может быть доведена до значений прецизионных преобразователей. АЦП последовательного счета переводит аналоговый сигнал в цифровой последовательно, начиная с младшего значащего разряда до цифрового кода на выходе, соответствующего уровню входного аналогового напряжения АЦП. Структурная схема такого АЦП приведена на рис. 12.4, а.

С генератора тактовых импульсов через электронный ключ ЭК, который открывается в момент выборки входного аналогового сигнала схемой запуска (СЗ), последовательность импульсов поступает на n- разрядный двоичный счетчик (СЧ).

Рис. 12.4. АЦП последовательного счета (а) и его временная диаграмма (б)

Выход счетчика является выходом АЦП и одновременно управляет схемой ЦАП, вырабатывающей ступенчато нарастающее напряжение (см. рис. 12.4, б). В момент, когда выходное напряжение ЦАП станет равным входному, компаратор (СР) вырабатывает сигнал, опрокидывающий триггер (ТГ). При этом, сигнал с выхода триггера закроет электронный ключ и остановит счетчик. Содержание счетчика N_сч после его остановки будет соответствовать числу, определяемому входным аналоговым сигналом N_сч = U_вх/ DU_кв.

Наибольшее число в счетчике соответствует входному напряжению, равному U_пш. При этом N_сч = 2ⁿ.

Упрощенная схема АЦП, работающего в два основных такта (АЦП двухтактного (двойного) интегрирования), приведена на рис. 12.5.

Рис.12.5. Упрощенная схема АЦП двухтактного интегрирования

Преобразование проходит две стадии: стадию интегрирования и стадию счета. В начале первой стадии ключ S₁ замкнут, а ключ S₂ разомкнут. Интегратор И интегрирует входное напряжение U_вх. Время интегрирования входного напряжения t₁ постоянно; в качестве таймера используется счетчик с коэффициентом пересчета K_сч, так что

(12.1)

К моменту окончания интегрирования выходное напряжение интегратора составляет

(12.2)

где U_вх.ср. - среднее за время t₁ входное напряжение. После окончания стадии интегрирования ключ S₁ размыкается, а ключ S₂ замыкается и опорное напряжение U_оп поступает на вход интегратора. При этом выбирается опорное напряжение, противоположное по знаку входному напряжению. На стадии счета выходное напряжение интегратора линейно уменьшается по абсолютной величине, как показано на рис. 12.6.

Рис.12.6. Временные диаграммы АЦП двухтактного интегрирования

Стадия счета заканчивается, когда выходное напряжение интегратора переходит через нуль. При этом компаратор К переключается и счет останавливается. Интервал времени, в котором проходит стадия счета, определяется уравнением

(12.3)

Подставив значение U_и(t₁) из (2) в (3) с учетом того, что

(12.4)

где n₂ - содержимое счетчика после окончания стадии счета, получим результат

(12.5)

Из этой формулы следует, что отличительной особенностью метода многотактного интегрирования является то, что ни тактовая частота, ни постоянная интегрирования RC не влияют на результат. Необходимо только потребовать, чтобы тактовая частота в течение времени t₁+t₂ оставалась постоянной. Это можно обеспечить при использовании простого тактового генератора, поскольку существенные временные или температурные дрейфы частоты происходят за время несопоставимо большее, чем время преобразования.

Из выражений выражений (12.1)...(12.5) следует, что в окончательный результат входят не мгновенные значения преобразуемого напряжения, а только значения, усредненные за время t₁. Поэтому переменное напряжение ослабляется тем сильнее, чем выше его частота.

Способ двойного интегрирования позволяет хорошо подавлять сетевые помехи. АЦП двойного интегрирования относится к наиболее медленно работающим преобразователям. Однако, высокая точность, низкий уровень шумов и низкая стоимость делают их незаменимыми для применения в щитовых приборах, мультиметрах, цифровых термометрах и т.п. Этому способствует также то, что результаты преобразования в интегрирующих АЦП часто представляются в десятичном коде или же в удобном виде для представления цифр десятичной системы счисления.

АЦП многотактного интегрирования имеют ряд недостатков. Во-первых, нелинейность переходной статической характеристики операционного усилителя, на котором выполняют интегратор, заметным образом сказывается на интегральной нелинейности характеристики преобразования АЦП высокого разрешения. Для уменьшения влияния этого фактора АЦП изготавливают многотактными. Например, 13-разрядный AD7550 выполняет преобразование в четыре такта. Другим недостатком этих АЦП является то обстоятельство, что интегрирование входного сигнала занимает в цикле преобразования только приблизительно третью часть. Две трети цикла преобразователь не принимает входной сигнал. Это ухудшает помехоподавляющие свойства интегрирующего АЦП. В-третьих, АЦП многотактного интегрирования должен быть снабжен довольно большим количеством внешних резисторов и конденсаторов с высококачественным диэлектриком, что значительно увеличивает место, занимаемое преобразователем на плате и, как следствие, усиливает влияние помех.

Эти недостатки во многом устранены в конструкции сигма-дельта АЦП (в ранней литературе эти преобразователи назывались АЦП с уравновешиванием или балансом зарядов). Своим названием эти преобразователи обязаны наличием в них двух блоков: сумматора и интегратора. Один из принципов, заложенных в такого рода преобразователях, позволяющий уменьшить погрешность, вносимую шумами, а следовательно увеличить разрешающую способность - это усреднение результатов измерения на большом интервале времени. Основные узлы АЦП - это сигма-дельта модулятор и цифровой фильтр. Наиболее широко в составе ИМС используются однобитные сигма-дельта модуляторы, в которых в качестве АЦП используется компаратор, а в качестве ЦАП - аналоговый коммутатор (рис. 12.6).

Рис.12.6. Структурная схема сигма-дельта АЦП

Для формирования выходного кода такого преобразователя необходимо каким-либо образом преобразовать последовательность бит на выходе компаратора в виде унитарного кода в последовательный или параллельный двоичный позиционный код. В простейшем случае это можно сделать с помощью двоичного счетчика. При использовании двоичного счетчика в качестве преобразователя потока битов, поступающих с выхода компаратора, необходимо выделять фиксированный цикл преобразования, длительность которого равна произведению K _сч f _такт. После его окончания должно производиться считывание результата, например, с помощью регистра-защелки и обнуление счетчика. В этом случае с точки зрения помехоподавляющих свойств сигма-дельта АЦП близки к АЦП многотактного интегрирования. Более эффективно с этой точки зрения применение в сигма-дельта АЦП цифровых фильтров с конечной длительностью переходных процессов.

Сравнение сигма-дельта АЦП с АЦП многотактного интегрирования показывает значительные преимущества первых. Прежде всего, линейность характеристики преобразования сигма-дельта АЦП выше, чем у АЦП многотактного интегрирования равной стоимости. Это объясняется тем, что интегратор сигма-дельта АЦП работает в значительно более узком динамическом диапазоне, и нелинейность переходной характеристики усилителя, на котором построен интегратор, сказывается значительно меньше. Емкость конденсатора интегратора у сигма-дельта АЦП значительно меньше (десятки пикофарад), так что этот конденсатор может быть изготовлен прямо на кристалле ИМС. Как следствие, сигма-дельта АЦП практически не имеет внешних элементов, что существенно сокращает площадь, занимаемую им на плате, и снижает уровень шумов.

АЦП дифференциального кодирования (рис. 12.7) содержат реверсивный счётчик, код с которого поступает на вспомогательный ЦАП. Входной сигнал и сигнал со вспомогательного ЦАП сравниваются на компараторе. Благодаря отрицательной обратной связи с компаратора на счётчик код на счётчике постоянно меняется так, чтобы сигнал со вспомогательного ЦАП как можно меньше отличался от входного сигнала. По прошествии некоторого времени разница сигналов становится меньше, чем МЗР, при этом код счётчика считывается как выходной цифровой сигнал АЦП. АЦП этого типа имеют очень большой диапазон входного сигнала и высокое разрешение, но время преобразования зависит от входного сигнала, хотя и ограничено сверху. В худшем случае время преобразования равно T_max=(2ⁿ)/f_с, где n — разрядность АЦП, f_с — частота генератора тактовых импульсов.

Рис. 12.7. АЦП дифференциального кодирования.

Дата добавления: 2015-07-20