Регистр приоритетов прерываний

В микроконтроллере имеется специальный регистр приоритетов прерываний IP, доступ к которому осуществляется программно.

Таблица 10.2

IP.7	IP.6	IP.5	IP.4	IP.3	IP.2	IP.1	IP.0
X	X	X	PSP	PTI	PXI	PT0	PX0

Здесь:

PX0 – приоритет прерывания от внешнего входа INT0;

PT0 - приоритет прерывания от таймера Т0;

PXI - приоритет прерывания от внешнего входа INT1;

PTI - приоритет прерывания от таймера Т1;

PSP - приоритет прерывания от последовательного порта;

X – не используется;

Наличие «1» в сотов. бите обеспечивает высокий приоритет соответствующего события (первоочередность обслуживания), а наличие «0» - низкий.

В случае одинакового приоритета, при появлении соответствующих флагов, прерывания обслуживаются в следующей последовательности:

IE0 -> TF0 -> IE1 -> TF1 -> (TI+RI).

Установка флагов производится в конце машинного цикла, а их опрос – в начале следующего.

Регистр разрешения прерываний

В микроконтроллере имеется также регистр разрешения прерываний IE.

Таблица 10.3

IE.7	IE.6	IE.5	IE.4	IE.3	IE.2	IE.1	IE.0
EA	X	X	ES	ET1	EX1	ET0	EX0

ЕА – глобальное разрешение / запрещение прерываний;

ES – управление прерыванием от последовательного порта;

ET1 – управление прерыванием от таймера Т1;

EX1 – управление прерыванием от входа INT1;

ET0 – управление прерыванием от таймера Т0;

EX0 – управление прерыванием от входа INT0;

Установка в «1» сотов. бита разрешает прерывание, а в «0» - запрещает.

Во внутренней программной памяти микроконтроллера для реализации процедур прерывания выделено специальное адресное пространство, как это показано на рис. 10.1.

Рис. 10.1. Структура памяти программ микроконтроллеров MCS-51

Дата добавления: 2015-07-20