Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Реверсивный регистр

Читайте также:
  1. II. Прием, регистрация, исполнение обращений граждан
  2. А). Для регистрации ООО достаточно 1-го физического лица, для регистрации НПО необходимо, как минимум, 5 физических лиц или 3 юридических лица. Мы рекомендуем 10 физических лиц.
  3. Видеорегистратор стандарта 3G-SDI
  4. Внимание! Участники, которые не зарегистрировались предварительно, платят двойной взнос за участие в фестивале.
  5. Все участники конкурса на регистрации получают сувениры с логотипом конкурса.
  6. Встреча и регистрация на ж/д вокзале г. Львова (автобусный паркинг). 08:00 - выезд из Львова.
  7. Выдвижение и регистрация кандидатов на должность Президента РФ.

Последовательные регистры, осуществляющие сдвиг информации как вправо (SR – Shift Right), так и влево (SL – Shift Left), называются реверсивными регистрами сдвига. Основное назначение реверсивных регистров ввод/вывод информации, ее хранение, сдвиг информации влево/вправо, преобразование ко­дов.

Выпускаются реверсивные регистры в основном четырех и 8-разрядные, реа­лизуются на D -триггерах с динамическим управлением.

На рис. 16.10 показаны фрагменты схем, которые иллюстрируют принципы построения реверсивного регистра с последовательным вводом и выводом информационных кодов. Схемы выполнены на D -триггерах с прямым динамическим управлением.

При последовательной записи в регистр сдвига (рис. 16.10, а) двоичного 4‑разрядного кода D = D 3 D 2 D 1 D 0, где D 0 согласно выражению (16.1) является младшим разрядом двоичного кода, необходимо ввести по входу DR код D, на­чиная со старшего разряда D 3. После подачи на вход четырех тактовых импуль­сов в регистр будет записан код D = D 3 D 2 D 1 D 0. Данный код будет хра­ниться в триггерах T 0T 3, при этом T 0 будет младшим разрядом регистра. За­пись информации в регистр с последовательным вводом данных и сдвигом вправо обозначается на схемах буквами DR (Data Right), последовательный ввод данных со сдвигом влево обозначается буквами DL (Data Left).

Для осуществления сдвига влево необходимо в регистре сдвига изменить связи между триггерами, подключая выход старшего разряда к входу младшего разряда (рис. б). => происходит последовательный ввод данных со сдвигом влево. Управляющий сигнал - DL.

В реверсивном регистре (рис. 16.10, в) с целью изменения направления пе­редачи информации вводятся дополнительные логические элементы 2И-2ИЛИ (схемы DD1 и DD2). Если сигнал SR равен единице, то информация, по­даваемая на вход DR, будет сдвигаться вправо в сторону старших разрядов.

Если сигнал SL равен 1, то информация, подаваемая на вход DL, будет сдвигаться влево в сторону младших разрядов. Одновременная подача сигналов SR и SL не допускается.

Рис. 16.10. Принцип построения реверсивного регистра: а – сдвиг вправо (SR); б – сдвиг влево (SL); в – фрагмент схемы реверсивного регистра

Если записать в 4-разрядный регистр двоичное число A = a 3 a 2 a 1 a 0, начи­ная с младшего разряда a 0 (аналогично записи информации в регистр, показан­ный на рис. 16.2), то на выходах триггеров будет установлен код Q 3 Q 2 Q 1 Q 0.

Запишем в регистр по входу DR код 01002 = 410 и сдвинем его вправо в сторону младших разрядов двумя тактовыми импульсами. На выходе получим последовательно коды 00102 = 210 и 00012 = 110, что будет соответствовать деле­нию исходного числа на 2 и 4. Сдвинув записанный код 0100 на один разряд влево в сторону старших разрядов, получим код 10002 = 810, что будет соответ­ствовать умножению двоичного числа на 2. Следует отметить, что при выпол­нении подобных операций необходимо в освободившиеся разряды вводить ну­левые сигналы по входам DR и DL.


Дата добавления: 2015-09-03; просмотров: 169 | Нарушение авторских прав


Читайте в этой же книге: Полусумматоры, одноразрядные двоичные сумматоры | Вычитающие устройства двоичных чисел. | Мультиплексоры, реализация на логических элементах и ПЛМ. | Демультиплексоры, реализация на логических элементах и ПЛМ. | Асинхронный RS-триггер на логических элементах ИЛИ-НЕ. | Двухступенчатые MS-триггеры | Параллельные регистры | Принципы аналого-цифрового и цифроаналогового преобразования сигналов. |
<== предыдущая страница | следующая страница ==>
Последовательные регистры| Триггеры-формирователи сигналов

mybiblioteka.su - 2015-2024 год. (0.006 сек.)