Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатика
ИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханика
ОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторика
СоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансы
ХимияЧерчениеЭкологияЭкономикаЭлектроника

Двухступенчатые MS-триггеры

Двухступенчатый JK -триггер. В различных системах управления с применением синхронных JK -триггеров возникает необходимость независимой ус­тановки и считывания информации, причем снятие выходной информации не­обходимо осуществлять при отключенных входных сигналах. Подобные задачи можно решать с помощью двухступенчатого синхронного триггера, называе­мого MS -триггером, у которого отсутствует сквозная передача информацион­ного сигнала с входа на выход.

Структура MS -триггера показана на рис. 13.20, а, его условное обозначение – на рис. 13.20, в. В состав MS -триггера входят два синхронных RS -триггера: ведущий триггер M (Master) и ведомый триггер S (Slave).

Рис. 13.20. Двухступенчатый JK -триггер

 

Схема тактируется единым синхросигналом, который подается непосредственно на вход C ведущего M -триггера и через инвертор на вход ведомого S -триггера. Инвертор обеспечивает блокировку передачи состояния триггера M на триггер S во время действия синхросигнала C. На схему управления, выполненную на логических элементах 2И, поступают информационные сиг­налы J и K.

Если на входе MS -триггера действует синхросигнал C = 1, то ведущий M ‑триггер по положительному фронту синхроимпульса C устанавливается в состояние, соответствующее поданным на вход информационным сигналам J и K согласно таблице переключений (см. рис. 13.20, б). Данное состояние M ‑триггера сохранится, пока уровень синхросигнала C будет равен лог. 1.

В это время ведомый S -триггер, имеющий на своем входе инверсный сигнал C, будет находиться в режиме хранения прежней информации и не воспри­нимает поступающие на его вход сигналы с выхода ведущего M ‑триггера.

Если на вход MS -триггера поступит синхросигнал C = 0, то при достижении им уровня лог. 0 ведущий M -триггер установится в режим хранения ин­формации и будет отключен от информационных входов J и K. В это время по отрицательному фронту синхроимпульса C информационные сигналы с выхо­дов q и ведущего M -триггера будут переписаны в ведомый S ‑триггер. Эти сигналы посту­пают на общий выход MS -триггера (выходы Q и ). При одновремен­ном воздействии входных информационных сигналов, когда , триггер переключается и переходит в состояние, противоположное тому, в котором он находился.

Таким образом, управление процессами в двухступенчатых триггерах осуществляется фронтом и срезом тактового синхроимпульса C. Переход в новое состояние триггера при этом происходит только после окончания действия синхроимпульса. По фронту синхроимпульса осуществляется запись информации, а выходные сигналы триггера Q и устанавливаются по срезу импульса синхронизации. При этом общая задержка в перезаписи триггера определяется в основном длительностью синхронизирующего импульса С.

Двухступенчатые триггеры не нашли должного применения ввиду сложности схемы и низкого быстродействия.


Регистр (Register, RG) – это последовательностное цифровое устройство, предназначенное для записи, хранения и считывания инф-ии, представленной в виде n -разрядного двоичного кода. На схемах они обозначаются - RG, в цифровых интегральных микросхем(ИМС) – ИР.


Дата добавления: 2015-09-03; просмотров: 140 | Нарушение авторских прав


Читайте в этой же книге: Полусумматоры, одноразрядные двоичные сумматоры | Вычитающие устройства двоичных чисел. | Мультиплексоры, реализация на логических элементах и ПЛМ. | Демультиплексоры, реализация на логических элементах и ПЛМ. | Последовательные регистры | Реверсивный регистр | Триггеры-формирователи сигналов | Принципы аналого-цифрового и цифроаналогового преобразования сигналов. |
<== предыдущая страница | следующая страница ==>
Асинхронный RS-триггер на логических элементах ИЛИ-НЕ.| Параллельные регистры

mybiblioteka.su - 2015-2024 год. (0.005 сек.)