|
Читайте также: |
Дополнительно каждый студент (самостоятельно) рассматривает 2 примера.
Пояснения к работе:
Перевод целых чисел из десятичной системы в двоичную систему можно осуществить при помощи многократного деления на 2.
Для записи, например, числа (173)10 в двоичной системе нужно найти такие цифры А0,A1,A2, ….,An, равные 0 или 1 чтобы
А02n + A12n-1+... + Аn-12 + Аn= 173. (1)
Разделим правую и левую части равенства (1) на 2. Так как Аi равно 0 или 1 то в частном от деления левой части на 2 получим А02 n-1 + A12n-2 +... + Аn-22+ Аn-1, а в остатке число Аn.
Получившиеся частное и остаток должны соответственно равняться частному и остатку от деления правой части равенства (1) на 2, поэтому
An=1;
A02n-1+ A12n-2+... +An-22 +An-1 = 86. (2)
Разделим теперь на 2 обе части равенства (2) и приравняем получившиеся частные и остатки. В результате будем иметь:
An-1=0;
A02n-2 +A12n-3+... + An-32+An-2 = 43. (3)
Разделим еще раз на 2 обе части равенства (3) и, сравнив частные и остатки, получим:
An-2=1;
A02n-3 + A12n-4 +... +An-42 + An-3 = 21.
Аналогичным образом найдем значения остальных цифр Ai. В результате получим: А0= 1; A1 = 0; А2 = I; А3 = 0; А4 = 1; А5 = 1; А6=0; А7=1.
Следовательно, 173 = А027+ А126+...+ А62 + А7= 1*27 + 0* 26 + 1*25+ +0*24+ l*23+l*22 + 0*21 + l*20, т,е. (173)10 = (10101101)2
Таким образом, нахождение двоичных цифр числа сводится к делению соответствующих частных на 2 и нахождению остатков отделения.
Правило перевода чисел из десятичной системы счисления в восьмеричную состоит в делении переводимого числа и получающихся частных на 8. Остатки от деления и последнее частное, которые при этом получаются, и являются искомыми восьмеричными цифрами. Иными словами, алгоритм (правило) перевода аналогичен используемому для перевода десятичного числа в двоичное, только вместо деления на 2 выполняется деление на 8.
Перевод числа из восьмеричной системы в двоичную и обратно очень прост. Чтобы число, записанное в восьмеричной системе счисления, записать в двоичной системе, нужно каждую восьмеричную цифру заменить тройкой двоичных цифр: (0)8 = (000)2; (1)8 = (001)2; (2)8 = (010)2; (3)8 = (011)2; (4)8 = (100)2; (5)8 = (101)2;(6)8= (110)2;(7)8 = (111)2.
При переводе из двоичной системы в восьмеричную разбивают двоичное число справа налево на группы из трех двоичных цифр каждая. Сначала выделяют крайнюю правую группу (последние три цифры двоичной записи), затем следующую группу (три цифры слева от крайней группы) и т.д. Если в последней группе остается менее трех цифр, то вместо недостающих цифр ставят нули. Заменив каждую группу соответствующей восьмеричной цифрой, получают число, записанное в восьмеричной системе счисления.
Например, двоичное число 11001101 разбивается на следующие группы; 011; 001; 101. Поскольку (011)2= (3)8; (001)2 = (1)8, (101)2 = (5)8, то в восьмеричной системе это будет число 315, т.е. (11001101)2 = (315)8.
При переводе из двоичной системы в шестнадцатеричную двоичное число разбивают на группы из четырех цифр каждая. Такие группы называются тетрадами. Тетрады для шестнадцатеричных цифр от 0 до 7 подобны тем группам, что приведены выше для этих же восьмеричных цифр (только добавляется 0 слева). Остальным шестнадцатеричным цифрам соответствуют следующие тетрады:(8)16 = (1000)2; (9)16= (1001)2; (А)16= (1010)2; (В)16 = (1011)2; (С)16= (1100)2; (D)16= (1101)2; (Е)16= (1110)2; (F)16= (1111)2.
Правила и примеры выполнения арифметических
операций с числами, записанными в двоичной системе счислении.
Сложение трех однозначных двоичных чисел производится по
следующим правилам:
(0)2+ (0)2+(0)2=(0)2 (1)2+(1)2+(0)2=(10)2
(1)2+(0)2+(0)2=(1)2 (1)2+ (0)2+(1)2=(10)2
(0)2+ (1)2+(0)2=(1)2 (0)2+ (1)2+(1)2=(10)2
(0)2+ (0)2+(1)2=(1)2 (1)2+ (1)2+(1)2=(11)2
На основании этих равенств, производится сложение многозначных двоичных чисел. Рассмотрим следующий пример:
111 111 - единицы переноса
(101010101)2 - первое слагаемое
+
(1110011)2 - второе слагаемое
________________
(111001000)2
Сложение начинают с разряда единиц (1)2 + (1)2 = (10)2.Ноль записывают под чертой, а единицу переносят в следующий разряд — разряд двоек (надписывают сверху). Переходят к разряду двоек(1)2 + (0)2 + (1)2 = (10)2. Ноль записывают, а единицу переносят в разряд четверок. Переходят к разряду четверок: (1)2 + (1)2 + (0)2 = (10)2. Ноль записывают, а единицу переносят в разряд восьмерок. Так, переходя от разряда к разряду (справа налево), постепенно получают все цифры суммы. В десятичной системе счисления указанный пример имеет вид: (341)10 + (115)10 = (456)10.
Таблица сложения восьмеричных чисел
| Первое слагаемое | Второеслагаемое | ||||||||
| б | |||||||||
Пример сложения двух восьмеричных чисел:
11 — единицы переноса
(3447)8 — первое слагаемое
(7045)8 — второе слагаемое
________
(12514)8
Сложение начинают с разряда единиц: (7)8 + (5)8 = (14)8. Записывают цифру 4 под чертой, а единицу переносят в следующий разряд — разряд восьмерок. Переходят к разряду восьмерок:
(1)8 + (4)8+(4)8 = (5)8 + (4)8 = (11)8.
Одну единицу записывают, а другую переносят в следующий разряд. Переходя последовательно от разряда к разряду, определяют сумму (12514)8
Умножение двоичных и восьмеричных чисел производится аналогично умножению десятичных чисел. При этом пользуются соответствующими таблицами умножения чисел в двоичной (табл. 5.2) и восьмеричной системах счисления.
Таблица 1 умножения двоичных чисел
| Сомножители | ||
Вычитание двоичных чисел производится так же, как и десятичных, т. е. последовательно по разрядам от младшего к старшему. Если из меньшей цифры в данном разряде вычитается большая, то производится заем единицы из следующего старшего разряда, т.е. цифра этого старшего разряда становится на единицу меньше.
В вычислительной технике операции вычитания обычно заменяются операциями сложения. Рассмотрим пример такой замены. Вместо того чтобы из числа 85 вычитать число 37, к числу 85 прибавляется число 63 = 100 - 37 (дополнительное к 37) и от результата 148 отнимается единица в старшем разряде. Получается число 48, которое является искомой разностью.
Аналогичным образом можно и в двоичной системе заменить вычитание сложением с использованием дополнительного кода. Саму операцию вычитания можно представить как сложение с отрицательным числом.
В вычислительной технике при использовании двоичной системы счисления крайний левый разряд служит для записи знака числа. Для положительного числа в этот разряд записывается 0, а для отрицательного — 1. Записанные таким образом двоичные числа будем называть записанными в прямом коде.
Рассмотрим составление дополнительного кода к прямому коду отрицательного числа.
Дополнительный код отрицательных двоичных чисел формируется по следующему правилу. Сначала цифры всех разрядов кроме знакового инвертируют (вместо 0 записывают 1, а вместо 1 — 0) и в младший разряд добавляют единицу. Если в младшем разряде уже стоит единица, то при этом приходится изменять цифру в следующем, а, возможно, и в более старших разрядах.
Например, при вычитании из числа 10110 числа 01101 уменьшаемое представляют как положительное число в прямом коле 0 10110, а вычитаемое — как отрицательное число, прямой код которого 1 01101 (полужирным шрифтом выделены цифры знакового разряда). Определяют дополнительный код вычитаемого. Сначала инвертируют цифры всех разрядов, кроме знакового (результат 1 10010), затем прибавляют единицу в младший разряд (1 10011). Выполняют операцию сложения уменьшаемого (в прямом коде) с вычитаемым (в дополнительном коде):
0 10110
+
1 10011
______
0 01001
Число 01001 и есть результат вычитания, полученный в прямом коде. При сложении цифры знаковых разрядов складывают с отбрасыванием возникающего из этого разряда переноса. В данном примере в результате вычитания получилось положительное число, поскольку в знаковом разряде стоит 0. Это естественно, так как уменьшаемое больше вычитаемого. Если же из меньшего числа вычитать большее, то получается отрицательное число»
Убедимся в этом на примере, из числа 01101 (в прямом коде 0 01101) вычтем 10110. Для этого определим дополнительный кол отрицательного числа 1 10110: сначала инвертируем цифры всех разрядов, кроме знакового (1 01001), потом добавим единицу в младший разряд (1 01010). Выполним сложение уменьшаемого в прямом коде и вычитаемого в дополнительном коде:
0 01101
+
1 01010
______
1 10111.
Результат есть отрицательное число (1 в знаковом разряде) и выражен он в дополнительном коде. Для получения его прямого кола убавим единицу в младшем разряде (1 10110), после чего инвертируем цифры всех разрядов, кроме знакового (1 01001).
Правильность вычислений проверим на десятичных числах: (10110)2 =(22)10; (01101)2 =(13)10; (01001)2= (9)10; 22- 13 = 9; 13- 22 = -9.
При умножении двоичных многоразрядных чисел с учетом их знаков необходимо выполнить две операции: определить знак произведения и найти его абсолютную величину. Знаковый разряд может быть получен суммированием цифр знаковых разрядов сомножителей без формирования разряда переноса. При несовпадении складываемых цифр получается 1, что соответствует знаку произведения двух сомножителей с разными знаками. Абсолютная величина произведения определяется перемножением чисел без учета их знаком. Перемножение многоразрядных двоичных чисел производится с помощью таблицы 1.
При умножении двух двоичных чисел множимое (первый сомножитель) последовательно умножают на каждую цифру множителя (второго сомножителя), начиная либо с младшего, либо со старшего разряда, и для учета веса соответствующей цифры множителя сдвигают либо влево (при начале умножения с младшего разряда множителя), либо вправо (при начале со старшего разряда) на такое число разрядов, на какое соответствующий разряд множителя сдвинут относительно младшего или старшего разряда.
При умножении вручную на бумаге мы привыкли начинать с младшей цифры второго сомножителя. При этом результат умножения на цифру следующего разряда записываем левее предыдущего результата на один разряд, т.е. тем самым производим сдвиг влево. Результаты умножения первого сомножителя на каждую цифру второю сомножителя называют частичными произведениями или промежуточными суммами. Получающиеся в результате умножения и сдвига частичные произведения после суммирования дают полное произведение. Особенность умножения двоичных чисел состоит в том, что частичное произведение может быть либо сдвинутым на соответствующее число разрядов множимым, если соответствующая цифра множителя равна 1, либо нулем, если соответствующая цифра множителя равна 0.
Рассмотрим пример:
10111 — множимое
х
1101 — множитель
10111 — первое частичное произведение
00000 второе частичное произведение
10111 — третье частичное произведение
10111 — четвертое частичное произведение
100101011 — произведение
Тот же результат можно получить при умножении, начиная со старших разрядов множителя:
х
____ 10111
100101011.
В цифровых устройствах процессу суммирования частичных произведений придают последовательный характер: формируется одно из частичных произведений, к нему с соответствующим сдвигом прибавляется следующее частичное произведение, к полученной сумме с соответствующим сдвигом Прибавляется очередное частичное произведение и так далее, пока не окажутся просуммированными вес частичные произведения и не будет получено полное произведение.
Можно привести следующее обоснование тому, что умножение сводится к сдвигу и сложению. Пусть надо перемножить 101101 и 101101.
Запишем это в такой форме: 101101 * 101101 = 101101(100000 + 1000+ 100+1)= 10110100000+ 101101000+ 10110100+ 101101.
Таким образом, умножение па 100000 свелось к приписыванию пяти нулей (т.е. сдвигу на пять разрядов влево), на 1000 — трех (сдвиг на три разряда), на 100 — двух (сдвиг на два разряда). Иными словами, из первого сомножителя формируется столько частичных слагаемых, сколько единиц имеется во втором сомножителе. Сдвиг производится на столько разрядов влево, на каком месте (в каком разряде) находится соответствующая единица, минус один. Например, если единица есть в шестом разряде, сдвиг производится на пять разрядов, а если в четвертом, то на три. Если единица в первом разряде, то никакого сдвига делать не надо, в качестве одного из слагаемых берется сам первый сомножитель. Затем вес полученные частные слагаемые складываются.
Операция деления в ЭВМ может быть сведена к нескольким операциям вычитаний и сдвигов. Результат деления (частное) определяется как число вычитаний с учетом сдвигов. Например, деление 132: 11 = 12 можно осуществить в виде такой последовательности вычитаний и сдвигов:
-
110 -первое вычитание
220 - сдвиг
-
110 - первое вычитание
-
110 - второе вычитание
Ответ: 12 (одно вычитание до сдвига и два после).
Замена вычитания сложением остатка с дополнительным кодом вычитаемого сводит операцию деления к последовательности трех простейших операций.
Деление является весьма трудоемкой операцией. В ряде случаев и цифровых устройствах оно заменяется нахождением обратной величины делителя по специальной подпрограмме (на основе какой-либо быстро сходящейся итерационной формулы) и последующим умножением делимого на найденную обрапгую величину.
Иными словами, во многих машинах операция деления заменяется умножением, так как a/b = a (1/b). По числу b машина автоматически вычисляет число 1/b, которое затем умножается на a.
Довольно часто результат деления вычисляется не вполне точно, т.е. с некоторым приближением. Ведь деление без остатка не всегда возможно. В привычной нам десятичной системе это тоже часто бывает, Например, если разделить 2 на 3, то в ответе получится 0,666..., т.е. 6 в периоде. На практике принимают результат с округлением: 0,67, или 0,667, или 0,6667. Чем больше знаков после запятой, тем меньше ошибка вычисления.
Содержание отчета:
1. Оформить титульный лист в соответствии с СТП 1.2 – 2005.
2. В лабораторной работе необходимо отразить следующее:
А) Название лабораторной работы.
Б) Цель работы.
Г) Задание.
Д) Выполненная работа в соответствии с заданием.
Е) Ответы на контрольные работы.
Ж) Вывод.
3. Отчет необходимо оформить в папку.
Контрольные вопросы:
1. Как производится сложение двоичных чисел?
2. Как производится умножение двоичных чисел?
3. Как производится перевод из 16, 10, 8 систем счисления в двоичную?
4. Как производится вычитание двоичных чисел?
5. Что такое система счисления?
Библиографический список:
1. Ю.М. Келим «Вычислительная техника». М.: Академия, 2005.
Лабораторная работа № 2
Тема: Анализ работы сумматоров.
Цель работы: Закрепить и систематизировать полученные знания по пройденной теме.
Задание: Ответить на контрольные вопросы. Выполнить действия по вариантам: 1 вариант – чётные по журналу; 2 – вариант нечётные по журналу. 1 вариант: А; 2 вариант: Б
А) Вычертите схему, реализующая таблицу истинности сумматора по модулю 2.
Б) Вычертите схему полного двоичного одноразрядного сумматора.
Пояснения к работе:
Сумматор представляет собой комбинационное цифровое устройство (КЦУ), предназначенное в основном для суммирований двоичных чисел. Кроме того, с помощью сумматора могут выполняться вычитание, умножение, деление, преобразование чисел в дополнительный код и некоторые другие операции. Обычно сумматор состоит только из логических элементов, а результат опeрации направляется затем для записи в регистр.
Классификация сумматоров может быть проведена по трем основным признакам:
числу входов (полусумматоры, одноразрядные и многоразрядные сумматоры). Многоразрядные сумматоры, в свою очередь, подразделяются на последовательные и параллельные; последние по способу организации межразрядных переносов подразделяются на сумматоры с последовательным и параллельным переносом и с групповой структурой;
способу тактирования (синхронные и асинхронные сумматоры);
системе счисления (двоичные, двоично-десятичные и др.).
Полусумматорами называют КЦУ с двумя входами (а,b) и двумя выходами, на одном из которых вырабатывается сигнал суммы (выход S),а на другом — сигнал переноса (выход Р). Табл. 1. является таблицей истинности полусумматора.
Таблица 1истинности полусумматора
| a | b | S | P | |
Одноразрядным сумматором называют КЦУ с тремя входами и двумя выходами. Кроме двух входов для чисел он имеет третий вход, на который подается сигнал переноса из предыдущего разряда. Одноразрядный сумматор является основным элементом многоразрядных сумматоров. Он выполняет арифметическое сложение одноразрядных двоичных чисел аi и bi и перенос Pi-1 из предыдущего разряда с образованием на выходе суммы Siи переноса Piв старший разряд. Аналогичным способом могут быть построены логические схемы вычитателей. Как сумматоры, так и вычитатели предназначены для выполнения основных арифметических операций — сложения и вычитания. Имея на входе дополнительные средства для изменения знака второго аргумента, сумматор может прибавлять к первому слагаемому второе с измененным знаком, т.е, вычитать, а вычитатель — вычитать из уменьшаемого вычитаемое с измененным знаком, т.е. прибавлять, Таким образом, в арифметико-логических устройствах (АЛУ) в большинстве случаев используется только один из двух рассматриваемых узлов, традиционно - именно сумматор, хотя по всем показателям вычитатель подобен сумматору.
Операции сложения и вычитания бывают последовательными и параллельными. В данном случае под последовательностью понимается поочередное, разряд за разрядом, сложение (или вычитание) на одноразрядной схеме с задержкой переносов (или займов) для использования их как третьих аргументов в следующем такте, т.е. в разряде.
Таблица 2 - Истинности одноразрядного сумматора.
| ai | bi | Pi-1 | Si | Pi | |
При параллельных сложениях (или вычитаниях) используются столько одноразрядных сумматоров (или вычитателей), сколько разрядов в исходных числах (точнее — сколько разрядов в самом большом из них числе). Эти одноразрядные сумматоры взаимодействуют между собой по цепям переносов (или займов). Очевидно, что полный параллелизм при этом не достигается, так как переносы и займы распространяются с некоторой, хотя и небольшой, задержкой от младших разрядов к старшим. Имеется в виду схемное распространение займа в отличие от логического, направленного в противоположную сторону. Проблема сокращения времени распространения переносов (или займов) по разрядам — одна из главных при проектировании АЛУ.
Отметим некоторые особенности логики работы сумматоров и вычитателей:
сумма равна 1, если единичные значения принимает нечетное число аргументов;
выходной перенос ранен 1. если единичные значения принимают больше двух аргументов;
разность равна 1, если при отсутствии входного займа из 1 вычитается 0 или из 0 вычитается 1; она также равна 1, если аргументы равны при наличии входного займа;
выходной заем равен 1, если из 0 вычитается 1, а также если аргументы равны при наличии входного займа.
В структуре АЛУ часто присутствует накопительный блок, состоящий из комбинационного сумматора (или вычитателя) и регистра результата. Подобный блок необходим при реализации последовательного алгоритма вычислений, когда вновь поступающий аргумент прибавляется к ранее накопленному результату или из него вычитается, а новый результат вычислений заменяет исходный.
Функцию накопительного блока, сочетающего функции сумматора (или вычитателя) и регистра, может выполнять набор 7-триггеров, работающих в режиме инверсии состояния, т.е. сложения по модулю 2. Такой сумматор на основе Т-триггеров называют накопительным. Он уже является не комбинационным устройством, а конечным автоматом, поскольку обладает памятью.
Операции сложения (или вычитания) с учетом переноса (или займа) выполняются всегда над тремя аргументами, поэтому накопительный сумматор (или вычитатель) должен содержать управляющие коммутационные схемы, чтобы разнести сложение (или вычитание) на два такта. В этом состоит главный его недостаток. В остальном накопительный сумматор (или вычитатель) — самый простой и экономичный. Помимо несложных коммутационных схем он содержит дополнительно только цепи переноса (или займа).
Булевы функции, описывающие работу одноразрядного двоичного сумматора (по табл. 2), можно записать в следующем виде:
Si = (ai٨bi٨Pi) ٧ (ai٨bi٨Pi) ٧ (ai٨bi٨Pi) ٧ (ai٨bi٨Pi);
Pi+1 = (ai٨bi٨Pi) ٧ (ai٨bi٨Pi) ٧ (ai٨bi٨Pi) ٧ (ai٨bi٨Pi);
Используя различные варианты преобразования этих функций, можно реализовать большое число структур одноразрядных двоичных сумматоров.
Для обработки многоразрядных чисел объединяется соответствующее число одноразрядных сумматоров. При этом отдельные разряды обрабатываемых чисел А и В подаются на входы ai и bi.На вход Pi подается перенос из предыдущего, более младшего разряда. Формируемый в данном разряде перенос Рi+1передастся в следующий, более старший разряд. Такая организация процесса формирования переноса, называемая последовательным переносом, снижает быстродействие многоразрядного сумматора, так как получение результата в старшем разряде сумматора обеспечивается только после завершения распространения переноса по всем разрядам. Поэтому иногда организуется параллельный перенос.
Содержание отчета:
3. Оформить титульный лист в соответствии с СТП 1.2 – 2005.
4. В лабораторной работе необходимо отразить следующее:
А) Название лабораторной работы.
Б) Цель работы.
Г) Задание.
Д) Выполненная работа в соответствии с заданием.
Е) Ответы на контрольные работы.
Ж) Вывод.
3. Отчет необходимо оформить в папку.
Контрольные вопросы:
1. Что такое сумматор?
2. Классификация сумматоров?
3. Операции сложения и вычитания?
4. Особенности работы логики сумматоров?
5. Для чего нужен накопительный блок? Его назначение?
Лабораторная работа №3
Тема: Анализ работы триггеров
Цель работы: Закрепить и систематизировать полученные знания по пройденной теме.
Задание: Выполнить действия по вариантам: 1 вариант – чётные по журналу; 2 – вариант нечётные по журналу. 1 вариант: А; 2 вариант: Б.
А) Вычертите схему RS –триггера, составленного из элементов «ИЛИ-НЕ»;
Б) Вычертите схему RS –триггера, составленного из элементов «И-НЕ».
Пояснения к работе:
Триггер - простейший автомат (к автоматам относят устройства, имеющие собственную память) с двумя устойчивыми состояниями - один из основных элементов цифровой техники. В серии микросхем ТТЛ, ТТЛШ, КМОП и другие обязательно входят те или иные его разновидности. Но если в арсенале радиолюбителя таких микросхем нет, триггер можно составить из других элементов. Покажем, как можно построить одну из его разновидностей - так называемый RS -триггер - из элементов, реализующих логические функции.
На рис. 1, а изображен RS -триггер, составленный из логических элементов ИЛИ-НЕ. Легко видеть, что в режиме хранения информации - при напряжениях низкого уровня (лог. 0) на входах S и R - он может находиться, в одном из двух состояний: иметь высокий уровень (лог. 1) на выходе элемента DD1.1 и низкий на выходе DD1.2 или, наоборот, низкий на DD1.1 и высокий на DD1.2.
Устанавливают триггер в то или иное состояние обычным образом: подавая на вход S или R напряжение высокого уровня. Это может быть и очень короткий, на пределе физического быстродействия микросхемы, импульс напряжения «единичной» амплитуды. Функции входов-выходов этого триггера, в «триггерном» его изображении, показаны на рис.1, б.
RS-триггер можно составить и из элементов «И-НЕ» (рис. 2, а, б). Здесь режиму хранения информации соответствует напряжение высокого уровня на входах S и R. Напряжение низкого уровня, поданное на вход S, переведет триггер в состояние 1. Оно же, но поданное на вход R, установит триггер в состояние 0.
Рис. 1. Триггер из «ИЛИ-НЕ»
Рис. 2. Триггер из «И-НЕ»
Рис. 3. Триггер из «И» и «ИЛИ»
Оба эти триггера составлены из так называемых шефферовых элементов, каждый из которых сам по себе обладает функциональной полнотой (функционально полными называют наборы логических элементов, пользуясь которыми можно реализовать любую двоичную функцию). Функционально полный набор может состоять и из одного элемента. Функция, реализуемая таким элементом, называется шефферовой. К универсальным, шефферовым относятся логические элементы, реализующие функции ИЛИ-НЕ и И-НЕ (...ЛЕ... и...ЛА... в микросхемных сериях). Но RS-триггер можно построить и из элементов, не составляющих функционально полной системы.
Такой триггер показан на рис. 3, а, б. Режиму хранения здесь соответствует напряжение низкого уровня на входе S и высокого - на входе R. Триггер устанавливают в состояние 0 подачей на вход R напряжения низкого уровня. Напряжение высокого уровня, поданное на вход S, переведет триггер в состояние 1. Триггеры такой конфигурации замечательны тем, что имеют минимальную сложность в базисе И, ИЛИ, НЕ (принятое в работах по синтезу схем выражение «в базисе...» означает, что при создании того или иного устройства разработчик имеет право пользоваться лишь элементами, указанными в базисном наборе. Достижение требуемого результата возможно меньшим числом базисных элементов - одна из основных задач конструктора. Построение схемы, реализующей заданную функцию минимально возможным числом базисных элементов, относится к числу труднейших задач математической логики).
В практическом синтезе может возникнуть необходимость управлять триггером по нескольким, никак не связанным друг с другом S- или R-входам. Такой триггер показан на рис. 4, а, б. Это, очевидно, разновидность триггера, изображенного на рис. 1. Появление «единичного» напряжения на любом из S-входов переводит триггер в состояние 1. Оно же, но приложенное к любому из R-входов, вернет его в состояние 0.
Функционально ту же многоканальность управления триггером можно было бы получить, включив на S- и R-входы триггера по многовходовому дизъюнктору. Но этот вариант был бы, очевидно, более громоздким.
Рис. 4. Триггере многоканальным управлением
Как известно, в триггере комбинацию входных сигналов, инверсную по отношению к режиму хранения, принято запрещать. Для триггера, изображенного на рис. 1, это {S=1, R=1}. Инверсный набор входных сигналов запрещают потому, что при возвращении триггера в режим хранения - при смене {S=1, R=1} на {S=0, R=0} - он может непредсказуемо оказаться как в нулевом, так и в единичном состоянии. Это зависит от того, на каком из входов - S- или R - сигнал 1 задержится чуть дольше. Но если такой неопределенности нет и смещение спадов S- и R-сигналов известно и даже специально организовано, то накладывать безусловный запрет на SR-комбинацию, инверсную по отношению к режиму хранения, нет необходимости.
Заметим в заключение, что триггеры, составленные из логических элементов, не только'позволяют обойтись без специальных, «триггерных» микросхем, но могут существенно упростить трассировку монтажа, так как «синтетический» триггер можно собрать из ближайших по месту на печатной плате свободных логических элементов.
Насчитывается несколько видов триггеров: D-триггеры, JK-триггеры, RS-триггеры, T-триггеры. Из названий триггеров можно определить количество входов. Так у D-триггера есть всего один вход D, а у JK — два входа J и K. Если триггер является синхронным — добавляется вход синхронизации C.
Каждый тип триггера имеет таблицу работы (таблицу истинности), в которой указывается как различные значения на входах триггера влияют на его состояние. Состояние триггера обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) или после подачи сигнала (t+1). Рассмотрим эти таблицы для перечисленных триггеров в асинхронном режиме (без входа С):
|
|
|
|
Если триггер синхронный то существует также дополнительный вход синхронизации. При записи информации в триггер на него необходимо подать 1.
Содержание отчета:
1. Оформить титульный лист в соответствии с СТП 1.2 – 2005.
2. В лабораторной работе необходимо отразить следующее:
А) Название лабораторной работы.
Б) Цель работы.
Г) Задание.
Д) Выполненная работа в соответствии с заданием.
Е) Ответы на контрольные работы.
Ж) Вывод.
3. Отчет необходимо оформить в папку.
Контрольные вопросы:
1. Дать определение понятию «Триггер».
2. Укажите классификацию триггеров.
3. Опишите порядок построения разновидностей триггера.
4. Что такое таблица истинности?
Лабораторная работа №4
Тема: Анализ работы шифратора и дешифратора
Цель работы: Закрепить и систематизировать полученные знания по пройденной теме.
Задание: Выполнить действия по вариантам: 1 вариант – чётные по журналу; 2 – вариант нечётные по журналу. 1 вариант: А; 2 вариант: Б.
А) Вычертите схему шифратора на элементах «ИЛИ-НЕ»;
Б) Вычертите схему дешифратора на элементах «И-НЕ»;
Пояснения к работе:
Шифратор, (называемый так же кодером) - устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления. Пусть в шифраторе имеется m входов, последовательно пронумерованных десятичными числами (0, 1, 2, 3,..., m - 1), и n выходов. Подача сигнала на один из входов приводит к появлению на выходах n- разрядного двоичного числа, соответствующего номеру возбужденного входа.
рис 5.17
рис 5.18
Очевидно, трудно строить шифраторы с очень большим числом входов m, поэтому они используются для преобразования в двоичную систему счисления относительно небольших десятичных чисел. Преобразование больших десятичных чисел осуществляется методами, приведенными в справочнике "Системы счисления"
Шифраторы используются в устройствах ввода информации в цифровые системы. Такие устройства могут снабжаться клавиатурой, где клавиша которой связана с определенным входом. При нажатии подается сигнал на определенный вход шифратора, и на выходе возникает двоичное число, соответствующее выгравированному на клавише символу.
| Таблица 5.5 | ||||
| Десятичное число | Двоичный код 8421 | |||
| x8 | x4 | x2 | x1 | |
| Таблица 5.6 | ||||
| Входной код 8421 | Номер выхода | |||
| x8 | x4 | x2 | x1 | |
На рис. 5.17 приведено символическое изображение шифратора, преобразующего десятичные числа 0, 1, 2,..., 9 в двоичное представление в коде 8421. Символ CD образован из букв, входящих в английское слово CODER. Слева показано 10 входов, обозначенных десятичными цифрами 0, 1,..., 9. Справа показаны выходы шифратора: цифрами 1, 2, 4, 8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдельным выходам.
Из приведенного в табл. 5.5 соответствия десятичного и двоичного кодов следует, что переменная x1 на выходной шине 1 имеет уровень лог. 1, если имеет этот уровень одна из входных переменных y1, у3, у5, у7, у9. Следовательно, x1 = yl \/ y3 \/ y5 \/ y7 \/ y9.
Для остальных выходов x2 = y2 \/ y3 \/ y6 \/ y7; x4 = y4 \/ y5 \/ y6 \/ y7; x8 = y8 \/ y9.
Этой системе логических выражений соответствует схема на рис. 5.18,а. На рис. 5.18,б изображена схема шифратора на элементах ИЛИ-НЕ.
Шифратор построен в соответствии со следующими выражениями:
При этом шифратор имеет инверсные выходы.
При выполнении шифратора на элементах И-НЕ следует пользоваться следующей системой логических выражений:
В этом случае предусмотрена подача на входы инверсных значений, т. е. для получения на выходе двоичного представления некоторой десятичной цифры необходимо на соответствующий вход подать лог. 0, а на остальные входы - лог.1. Схема шифратора, выполненная на элементах И-НЕ, приведена на рис. 5.18,в.
Изложенным способом могут быть построены шифраторы, выполняющие преобразование десятичных чисел в двоичное представление с использованием любого двоичного кода,
Дешифраторы.
Для обратного преобразования двоичных чисел в небольшие по значению десятичные числа используются дешифраторы (называемые также декодерами). Входы дешифратора предназначаются для подачи двоичных чисел, выходы последовательно нумеруются десятичными числами. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входному числу.
Дешифраторы имеют широкое применение. В частности, они используются в устройствах, печатающих на бумаге выводимые из цифрового устройства числа или текст. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на определенном его выходе. С помощью этого сигнала производится печать символа, соответствующего входному двоичному числу.
На рис. 5.19,а приведено символическое изображение дешифратора. Символ DС образован из букв английского слова DECODER. Слева показаны входы, на которых отмечены весовые коэффициенты двоичного кода. Справа - выходы, пронумерованные десятичными числами, соответствующими отдельным комбинациям входного двоичного кода. На каждом выходе образуется уровень лог. 1 при строго определенной комбинации входного кода.
Дешифратор может иметь парафазные входы для подачи наряду с входными переменными их инверсий, как показано на рис. 5.19,б.
По способу построения различают линейные и прямоугольные дешифраторы.
Линейный дешифратор.
Рассмотрим построение дешифратора, осуществляющего преобразование, заданное табл. 5.6.
| |
| (5.22) | (5.23) |
Значения выходных переменных определяются следующими логическими выражениями:
В линейном дешифраторе выходные переменные формируются по (5.22) либо (5.23). При выполнении дешифратора на элементах И-НЕ пользуются (5.23), получая инверсии выходных функций. В этом случае каждой комбинации входного кода будет соответствовать уровень лог. 0 на строго определенном выходе, на остальных выходах устанавливается уровень лог. 1. На рис. 5.20 показана структура дешифратора, построенного на элементах И-НЕ, и его изображение в схемах. Структура имеет особенности, характерные для дешифраторов в интегральном исполнении:
для уменьшения числа входов формирование инверсий входных переменных осуществляется в самом дешифраторе;
рис 5.20
рис 5.21
подключенные непосредственно ко входам дополнительные инверторы уменьшают нагрузку со стороны дешифратора на его входные цепи.
Дешифратор с 16 выходами для дешифрирования всех возможных комбинаций четырехразрядного двоичного кода 8421 можно построить из двух рассмотренных дешифраторов с 10 выходами. На рис. 5.21 показана структура такого дешифратора. В каждом из дешифраторов используется по 8 выходов, которые и образуют требуемые 16 выходов (y0, y1,..., y15).
рис 5.22
Дата добавления: 2015-10-23; просмотров: 229 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Work in pairs or small groups. Discuss the questions about your daily routine. | | | Преобразователи кодов |