Модуль передатчика

Данный модуль предназначен для формирования пакета по входным данным, в том числе он вычисляет контрольную сумму по всему пакету и добавляет её в конец пакета в соответствии с флагом “big endian”.

На вход модуля-приемника подаются:

· тактовый сигнал (i_clk);

· сигнал сброса (i_reset);

· вход данных пакета (i_data);

· сигнал достоверности данных (i_data_valid, активный уровень – ‘1’);

· вход данных команд (i_cmd);

· сигнал начала записи пакета (i_start, данные команд должны быть выставлены);

· сигнал конца записи пакета (i_stop);

· флаг ошибки (i_err_f);

· флаг контрольной суммы (i_crc_f);

· флаг “Big Endian” (i_be_f);

· флаг “Word Type” (i_word_type_f);

· флаг “cancel” (i_cancel_f);

· флаг “confirm” (i_confirm_f);

· флаг “end” (i_end_f);

· сигнал достоверности флагов (i_flags_valid);

· сигнал готовности принимать пакет (i_TX_tready).

На выходе модуля:

· выходные данные (o_TX_data);

· сигнал достоверности выходных данных (o_TX_valid);

Также выходные отладочные сигналы:

· счетчик количества переданных пакетов (o_packets_transmitted);

Представим временную диаграмму работы передатчика:

Рисунок 11. – данные на входе передатчика

Заключение

В рамках данной работы были разработаны алгоритмы для управления всеми периферийными устройствами, входящими в модуль цифрового приема, а также алгоритмы цифровой обработки сигналов, было проведено моделирование разработанных алгоритмов, было разработано программное обеспечение, соответствующее техническому заданию, затем проведена проверка работоспособности алгоритмов на аппаратуре. В результате этой проверки были обнаружены следующие недостатки:

· Микросхема АЦП (ADC12D1000CIUT) при оцифровке данных (поступающих с антенны) выдает не подлежащие какой-либо классификации отсчеты сигнала. Это, скорее всего, связано с недостатками аппаратной части: тактовый сигнал 1 ГГц либо не доходит до АЦП, либо доходит в очень искаженной форме. Это может быть из-за плохого пропоя, либо из-за обрыва дорожки.

· Проверить цифровую обработку сигналов на аппаратуре не удалось в связи с указанным выше недостатком.

В будущем планируется осуществить проверку цифровой обработки сигналов на аппаратуре после устранения указанных недостатков. По результатам данной проверки планируется осуществить оптимизацию программного обеспечения, внедрить новые режимы работы системы, улучшение программного обеспечения, исходя из результатов испытаний.

Список литературы

1. Analog Devices PLL Frequency Synthesizer ADF4106 Datasheet

2. Texas Instruments Incorporated Five/Ten Output Clock Generator/Jitter Cleaner With Integrated Dual VCOs CDCE62005 Datasheet Revision D.

3. Future Technology Devices International Ltd. FT245R USB FIFO I.C. Datasheet Version 1.05

4. Peter M. Nasulu: VerilogIntroduction

5. Основы цифровой обработки сигналов: Курс лекций / Авторы: А.И. Солонина, Д.А. Улахович, С.М. Арбузов, Е.Б. Соловьева / Изд. 2-е и перераб. – СПб.: БХВ-Петербург, 2005. – 768 с.: ил.

6. Техническое задание по разработке проекта программного обеспечения для модуля цифрового приема (ПМЦ)

7. Непараметрические обнаружители сигналов: Учебное пособие к лабораторной работе / А.В. Бруханский/ М., 1998. – 21 с.

8. Логическое ядро “Aurora 8b/10b”: Руководство пользователя. // Xilinx 2010. – 127 c. Режим доступа: http://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b_ug353.pdf (Дата обращения 20.05.2015).

Дата добавления: 2015-10-28