Дешифраторами називають цифрові пристрої комбінаційного типу, що мають кілька входів і виходів, у яких певним комбінаціям вхідних сигналів відповідають цілком певні комбінації вихідних сигналів. Іноді такі пристрої називають декодерами. Різноманітність дешифраторів дуже широка, але в мікропроцесорній техніці звичайно використовуються так звані лінійні дешифратори.
Лінійним дешифратором називається пристрій, що здійснює перетворення n -розрядного двійкового коду в m -розрядний унітарний код. Унітарний код може бути прямим, якщо одна «1» у деякому розряді m -
розрядного двійкового коду й
m -1 нулів, або зворотним, якщо один «0» і
m -1
одиниць. Наприклад, запис унітарного коду для
m = 4
буде мати вигляд:
прямого – 1000,..., 0010, 0001
зворотного – 0111,..., 1101, 1110
Схема дешифратора має n входів, на які надходять відповідні розряди
двійкового коду
xn, xn -1,..., x 2, x 1
й m виходів, на яких формуються розряди
унітарного коду
ym -1,..., y 1, y 0. Так, наприклад, дешифратор, що має
n = 3
входів, буде мати
m = 2 n = 8
виходів. Таблиця істинності цього дешифратора
наведена на рис. 1.11, його функціональна схема й умовне графічне позначення показані на рис. 1.12.
Функціональна схема дешифратора побудована відповідно до рівнянь
y 7... y 0
і являє собою 8 кон’юнкторів з 3-я входами, кожний з яких реалізує
| x 3 x 2 | x 1 | y 0 y 1 y 2... y 6 y 7 |
| 0 0 | 1 0 0... 0 0 | |
| 0 0 | 0 1 0... 0 0 | |
| 0 1 | 0 0 1... 0 0 | |
| ……… | ……………………… | |
| 1 1 | 0 0 0... 1 0 | |
| 1 1 | 0 0 0... 0 1 |
Рис. 1.11. Таблиця істинності дешифратора для
n = 3
входів
x 3 x 2 x 1
1 1 1
& y0=х3·х2·х1
& y1=х3·х2·х1
& y2=х3·х2·х1
& y3=х3·х2·х1
& y4=х3·х2·х1
& y5=х3·х2·х1
& y6=х3·х2·х1
& y7=х3·х2·х1
A)
| DC | |||||
б)
Рис. 1.12. Дешифратор: а) функціональна схема; б) умовне позначення
Варіант схемної реалізації мультиплексора «4-1» і його умовне графічне зображення наведені на рис. 1.13.
A0 A0 DS 0 1
A1 A0 3
&
|
&
D1 1
y
&
D2
&
D3
a) б)
Рис. 1.13. Мультиплексора: а) функціональна схема; б) умовне зображення
Мультиплексор побудований як сукупність дешифратора двійкового адресного коду й чотирьох двовходових елементів «І», виходи яких об'єднані елементом «АБО». Очевидно, що стан виходу буде залежати від адресної
комбінації
A 0, A 1
й стану відповідної їй входу
Дi.
Демультиплексор – це схема, що виконує функцію, яка є зворотною для функції мультиплексора, тобто це комбінаційна схема, що має один
інформаційний вхід (Д), n інформаційних виходів (y 0, y 1,..., yn -1)
і k керуючих
(адресних) входів (A 0, A 1,..., Ak -1). Двійковий код, що надходить на адресні входи,
визначає один з n виходів, на який передається значення змінної з інформаційного входу (Д).
Таблиця функціонування демультиплексора, що має
n = 4
інформаційних
виходів (y 0, y 1, y 2, y 3)
і k = 2
адресних входів (A 0, A 1), зображена на рис. 1.14.
| Д | А 0, | А 1 | в 0 | в 1 | в 2 | в 3 |
n = 4 виходів
Схема демультиплексора і його умовне зображення показані на рис. 1.15.
A0 A0 DS 0 1
A1 A0 3
D
A)
& y0
|
& y2 3
& y3
Б)
Рис. 1.15. Демультиплексор: а) функціональна схема; б) умовне зображення
Схему реалізовано з використанням тривходових елементів «І» і двох
інверторів. Передача сигналу із входу (Д)
на один з виходів буде відповідати
адресній комбінації на входах
A 0, A 1.
1.2.5. Арифметичні пристрої Напівсуматор
Напівсуматор – це пристрій, що реалізує функцію «сума за модулем 2»
(М2). Напівсуматори застосовуються при побудові арифметико-логічних пристроїв (АЛП) як елементи, що реалізують функцію нерівнозначності, і як складові частини повних арифметичних суматорів. Таблиця істинності функції, її функціональна схема й умовне зображення показані на рис. 1.16. Очевидно, що на виході напівсуматора буде 1 тільки при комбінаціях вхідних сигналів 01 і 10.
x2 x1 y x1
0 0 0 1
0 1 1
1 0 1 x2
1 1 0
&
|
|
&
a) б) в)
Рис. 1.16. Функція М2: а) таблиця істинності; б) функціональна схема; в) умовне зображення
Повні двійкові суматори
Правила виконання арифметичних операцій
Арифметичні належать до поширених операцій, що виконуються цифровими пристроями.
Правила виконання арифметичних операцій над двійковими числами є аналогічними до відповідних правил десяткової арифметики й зведені в табл. 1.1 і 1.2.
Таблиця 1.1
Правила й приклад виконання арифметичного додавання
| Двійкове додавання | ||||||||
| Доданки k -го розряду | Сума k -го розряду | Перенос в k + 1- й розряд | Приклад | |||||
| + | = | + | – перенос | |||||
| + + | = = | – 1-й доданок – 2-й доданок | ||||||
| + | = | – сума |
Таблиця 1.2
Правила й приклад виконання арифметичного вирахування
| Двійкове віднімання | ||||
| Зменшуване k - го розряду | Від’ємне k -го розряду | Різниця k -го розряду | Позика з k + 1-го розряду | Приклад |
| 0 – 0 = 0 | 010 – позика | |||
| 0 – 1 = 1 | – | 1101 – зменшуване | ||
| 1 – 0 = 1 | 1010 – від'ємний | |||
| 1 – 1 = 0 | 0011 – різниця |
Для виконання арифметичних операцій над двійковими числами зі знаком уводять додатковий (знаковий) розряд, який указує, чи є число позитивним або негативним. Якщо число позитивне, у знаковий розряд проставляється символ 0, якщо негативне, то символ 1. Наприклад, число (+5) з урахуванням знакового розряду (відділяється крапкою) запишеться як 0.101, а число (–3) як 1.011.
При додаванні чисел з однаковими знаками вони складаються, і сумі привласнюється код знака доданків, наприклад:
|
0.011
Þ +0.010
0.1012
-3
|
- 510
0.011
|
0.1012
Ускладнюється операція додавання чисел з різними знаками (алгебраїчне додавання), що рівносильно відніманню чисел. У цьому випадку необхідно визначити більше за модулем число, зробити віднімання й привласнити різниці знак більшого (за модулем) числа.
Для спрощення виконання цієї операції доданки зображуються у зворотному або додатковому кодах, оскільки відомо, що операція віднімання (алгебраїчного додавання) зводиться до операції простого арифметичного додавання двійкових чисел, зображених у зворотному або додатковому кодах. Позитивні числа в прямому, зворотному й додатковому кодах мають той самий вид, а негативні – різний.
Щоб зобразити негативне двійкове число у зворотному коді треба поставити в знаковий розряд 1, а у всіх інших розрядах прямого коду замінити одиниці нулями, а нулі – одиницями, тобто проінвертирувати число.
При записі негативного двійкового числа в додатковому коді, треба поставити 1 у знаковий розряд, а інші розряди одержати зі зворотного коду числа за допомогою додавання 1 до молодшого розряду.
Наведемо приклади запису двійкових чисел зі знаками в прямому, зворотному й додатковому кодах.
| Число | Прямий код | Зворотний код | Додатковий код |
| +6 | 0.110 | 0.110 | 0.110 |
| -5 | 1.101 | 1.010 | 1.011 |
| -11 | 1.1011 | 1.0100 | 1.0101 |
Пояснимо процедуру віднімання чисел 5 і 3, 3 і 5. Послідовність і взаємозв'язок операцій наведено у табл. 1.3.
Правила віднімання чисел
Таблиця 1.3
| Дія | Зворотний код | Додатковий код |
| 5 - 3 = 5 + (-3) = 2 | x 1= 0,101 x 2= 1,100 0,101 + 1,100 10,001 0,010 Перенос у молодший розряд. Сума позитивна | x 1= 0,101 x 2= 1,101 0,101 + 1,101 10,010 х 0,010 Одиниця переносу в молодший розряд ігнорується. Сума позитивна |
| 3 - 5 = 3 + (-5) = -2 | x 1= 0,011 x 2 = 1,010 0,011 + 1,010 1,101 Перенос у молодший розряд відсутній. Сума негативна й зображена у зворотному коді | x 1= 0,011 x 2 = 1,011 0,011 + 1,011 1,110 Сума негативна й зображена в додатковому коді |
З прикладів випливає, що при використанні зворотного коду в пристрої, який забезпечує підсумовування багаторозрядних двійкових чисел – двійковому суматорі, необхідно передбачити ланцюг циклічного переносу. У випадку використання додаткового коду цей ланцюг відсутній.
З наведеного вище можна зробити наступний висновок. Застосування простого математичного «трюку» (подання двійкових чисел у зворотному або додатковому коді) дозволяє пристосувати двійковий суматор для виконання як операцій додавання двійкових чисел, так і операцій їх віднімання.
Більше того, за допомогою двійкового суматора можна забезпечити також виконання й операцій множення й ділення двійкових чисел (тобто всіх чотирьох арифметичних дій), оскільки множення являє собою послідовне додавання, а ділення – послідовне віднімання.
Однорозрядний двійковий суматор
Підсумовування багаторозрядних двійкових чисел
A = anan -1... a 0 і
B = bnbn -1... b 0
проводиться шляхом їх порозрядного додавання з переносом між
розрядами. Тому основним вузлом багаторозрядних суматорів є комбінаційний однорозрядний суматор, який виконує арифметичне додавання трьох
однорозрядних чисел (цифр): цифри даного розряду першого доданка (ai),
цифри даного розряду другого доданка (bi)
й цифри (1 або 0) переносу із
сусіднього молодшого розряду (pi). У результаті додавання для кожного
розряду виходять дві цифри – сума для цього розряду (Si)
наступний старший розряд (pi +1).
й перенос у
Таблиця істинності однорозрядного суматора наведена на рис. 1.17.
| ai | bi | pi | Si | pi +1 |
Рис. 1.17. Таблиця істинності однорозрядного суматора
Для синтезу схеми однорозрядного суматора необхідно записати логічні
рівняння для функцій виходів Si
і Pi +1
й виконати перетворення відповідно до
правил алгебри логіки. Для цього необхідно перегрупувати вихідне рівняння за
pi, винести їх за дужки й
перетворити у функції нерівнозначності (М2). Це перетворення наведено у формулах 13 і 14.
Si = ai bi pi + aibi pi + ai bi pi + aibi pi =(ai bi + aibi) pi +(ai bi + aibi) pi =
=(ai Å bi) pi +(ai Å bi) pi =(ai Å bi)Å pi
(1.13)
Аналогічно перетворюється й рівняння для функції
Pi +1
Pi +1 = (ai Å bi) pi + aibi
(1.14)
Умовна позначка й функціональна схема однорозрядного суматора, що побудована відповідно з отриманими виразами, наведені на рис. 1.18.
|
|
A) b)
Рис. 1.18. Однорозрядний суматор: а) функціональна схема; б) умовна позначка
Багаторозрядний паралельний суматор може бути складений з однорозрядних суматорів, число яких дорівнює числу розрядів, що складаються шляхом з'єднання виходу, на якому формується сигнал переносу даного розряду із входом для сигналу переносу сусіднього старшого розряду. Такий спосіб організації переносу називається послідовним.
Дата добавления: 2015-07-08; просмотров: 224 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| ПЕРЕДМОВА | | | Багаторозрядний суматор |