Лекция №8. Цифровые сигнальные процессоры с фиксированной запятой

Содержание лекции: четыре поколения процессоров цифровой обработки сигналов с фиксированной запятой фирмы Texas Instruments, особенности их архитектуры, применение в различных приложениях.

Цель лекции: изучить особенности архитектуры четырех поколений цифровых сигнальных процессоров с фиксированной запятой, оценить их возможности в различных областях применения.

В современных цифровых сигнальных процессорах (ЦСП) арифметические операции часто выполняются с использованием арифметики с фиксированной или плавающей запятой. Иногда используется блочная арифметика с плавающей запятой, которая в объединяет преимущества двух арифметик, названных выше.

В цифровой обработке сигналов (ЦОС) более распространена арифметика с фиксированной запятой, так как ей сопутствует быстрая и недорогая реализация, например, при использовании ЦСП для массового производства в сотовых телефонах и компьютерных дисководах. Однако, при такой форме представления чисел их диапазон ограничен, а итоговая система подвержена проблемам переполнения, поэтому необходимо вводить масштабирование обрабатываемых данных.

Процессоры с плавающей запятой работают в более широком динамическом диапазоне при более точном представлении данных, но архитектура ЦСП с плавающей точкой значительно сложнее, вследствие чего они, как правило, имеют большие размеры кристалла и стоимость.

В дальнейшем будет рассматриваться архитектура четырех поколений типовых цифровых сигнальных процессоров с фиксированной запятой семейства TMS320, производимых фирмой Texas Instruments. Такое деление процессоров на четыре поколения основано на исторических причинах, архитектурных особенностях и вычислительной эффективности.

К первому поколению ЦСП относится семейство TMS320C1x. Характерным представителем этого семейства является 16-разрядный процессор TMS320C10, который способен выполнять 5 млн.операций в секунду при длительности командного цикла не более 200 нс. В процессоре реализована арифметика с фиксированной запятой в двоичном дополнительном коде. Процессор адресует восемь 16-разрядных портов ввода и восемь 16-разрядных портов вывода данных [ 7 ].

Для достижения высокого быстродействия и гибкости в основу процессора положена модифицированная гарвардская архитектура, что позволяет не только полностью совмещать во времени процессы выборки и выполнения команд, но и осуществлять передачи между программной памятью и памятью данных.

Память программ реализуется на масочном постоянном запоминающем устройстве (ПЗУ) объемом 1536×16 разрядов и может размещаться как внутри кристалла (процессор TMS320C10), так и вне его (процессор TMS32010). Имеется возможность расширения внешней памяти до общего объема 4096×16 разрядов с сохранением максимального быстродействия.

На рисунке 14 представлена структурная схема операционного блока процессора TMS320C10.

Рисунок 14

Из рисунка 14 видно, что процессор содержит память данных, представляющую собой оперативное запоминающее устройство (ОЗУ) объемом 288 байт и четыре основных арифметических узла: арифметико-логическое устройство (АЛУ), аккумулятор, умножитель и устройство сдвига.

АЛУ предназначено для выполнения операций сложения, вычитания и логических операций над 32-разрядными словами. Один из операндов берется из аккумулятора, второй поступает либо из регистра (Р) произведения умножителя, либо с внутренней шины данных с возможностью последовательного сдвига влево на 0-15 разрядов. Результат операции заносится в аккумулятор. Параллельное сдвигающее устройство (сдвигатель (0,1,4) используется при записи старших разрядов аккумулятора в память данных для масштабирования разультата произведения.

Через мультиплексор (MS) процессор может использовать один из двух способов адресации: прямой или косвенный. При первом способе адрес ячейки памяти формируется из семи младших разрядов слова команды и одного разряда, выдаваемого указателем страницы (DP). При этом память данных делится на станицы по схеме, представленной на рисунке 15.

В режиме косвенной адресации в качестве адреса памяти данных используются восемь младших разрядов одного из вспомогательных регистров (ARO или AR1). Текущий вспомогательный регистр выбирается с помощью указателя вспомогательного регистра (ARP). Вспомогательные 16-разрядные регистры можно также использовать в качестве общих регистров для временного хранения данных или для организации циклов.

Номера ячеек памяти

Страница 0 (DP = 0) 0 - 127

Страница 1 (DP = 1) 128 – 144

Рисунок 15

В состав блока управления процессором (на рисунке не показан) входят устройство управления, программный счетчик и стековая память с глубиной вложения не более четырех. Программный счетчик и стек предоставляют пользователю организовать переходы, вызовы подпрограмм и прерывания.

Набор команд процессора позволяет реализовать различные алгоритмы ЦОС, а также производить действия над отдельными битами. Система команд включает 60 команд, большинство из которых являются одноцикловыми. Команды состоят из шести групп: работа с аккумулятором, с индексными регистрами и регистрами-указателями, с блоком умножения, для организации управления и ветвлений, ввода-вывода и обращений к памяти [ 4 ].

Типичным представителем процессоров ЦОС второго поколения является семейство TMS320C5х со временем цикла не более 25 нс. Процессоры ЦОС первого и второго поколений совместимы по системе команд и имеют много общего архитектурно, однако процессоры второго поколения обладают большими функциональными возможностями и меньшим энергопотреблением. Кроме того, они имеют больший объем встроенной памяти (у процессора TMS320C50 объем двойного ОЗУ составляет 20 Кбайт, а ПЗУ – 4 Кбайт) и много специальных команд для поддержки эффективного выполнения алгоритмов ЦОС. Например, в число специальных команд входит команда умножения и накопления со сдвигом данных (MACD), которая при объединении ее с командой повтора (RPT) позволяет реализовать КИХ-фильтр со значительной экономией времени. Возможность адресации с инвертированием битов полезна при быстром преобразовании Фурье (БПФ). В результате вычислительная производительность процессоров второго поколения в 4-6 раз выше производительности процессоров первого поколения.

Процессоры ЦОС с фиксированной запятой третьего поколения, которые характеризуются семейством TMS320C54х, являются улучшением процессоров предыдущего поколения в сторону увеличения их производительности (66 млн. команд в секунду) за счет более эффективного использования встроенных ресурсов. По сравнению с процессорами второго поколения, процессоры третьего поколения отличаются тремя внутренними шинами данных и одной шиной программ. Такая внутренняя организация процессора позволяет ему обеспечить высокую степень параллельности выполнения команд. Этому семейству свойственна высокоспециализированная система команд и увеличенный объем внутренней памяти.

На рисунке 16 показана упрощенная архитектура процессора ЦОС с фиксированной запятой третьего поколения семейства TMS320C54х.

Рисунок 16

Большинство ЦСП с фиксированной запятой третьего поколения применяют в цифровой связи и цифровом аудио. За счет использования специальных команд такие процессоры можно применять для реализации алгоритмов адаптивной фильтрации (эхоподавление и адаптивное выравнивания в сфере телекоммуникаций) и для поддержки декодирования Витерби. Кроме того, эти процессоры имеют низкий расход энергии.

Процессоры ЦОС с фиксированной запятой четвертого поколения (семейство TMS320C62х) основаны на архитектуре VLIW.

Процессор ядра имеет два независимых арифметических тракта, в каждом из которых четыре операционных блока: логическое устройство, схема сдвига/логическое устройство, умножитель и устройство адреса данных. Обычно процессор извлекает из памяти восемь 32-битовых команд за один раз, поэтому длина слова получается равной 256 бит (сверхбольшая длина). При наличии в сумме восьми операционных блоков, по четыре в каждом тракте, процессор может выполнять до восьми команд параллельно в одном такте. Кроме значительной программной памяти процессор имеет двухуровневую кэш-память: 4 Кбайт уровня 1 и 64 Кбайт уровня 2.

Преимущества архитектуры VLIW – это простота и значительная вычислительная эффективность. Высокая производительность процессоров семейства TMS320C62х (1,6 млрд.операций в секунду) и наличие широкого набора инструментальных средств позволяют использовать их для экономичного решения задач, требующих высокопроизводительной обработки сигналов. Области применения процессоров: медицинская диагностика, цифровые абонентские линии, модемы удаленного доступа и другие приложения [ 3 ].

Список литературы

1. Солонина А.И. и др. Основы цифровой обработки сигналов: курс лекций. - СПб: БХВ - Петербург, 2005. - 768 с.

2. Куприянов М.С., Матюшкин Б.Д. Цифровая обработка сигналов: процессоры, алгоритмы, средства проектирования. - СПб: Политехника, 1999.- 592 с.

3. Айфичер Эммануил, Джервис Барри. Цифровая обработка сигналов: практический подход. - М.: Издательский дом «Вильямс», 2004.- 992 с.

4 Смит, Стивен. Цифровая обработка сигналов. Практическое руководство для инженеров и научных работников. - М.: Додэка-ХХI, 2008. – 720 с.

5. Сперанский В.С. Цифровые сигнальные процессоры и их применение для формирования и обработки сигналов: учебное пособие. – М.: МТУСИ, 1997. – 92 с.

6. Солонина А.И. и др. Алгоритмы и процессоры цифровой обработки сигналов - СПб: БХВ - Петербург, 2001. - 464 с.

7. Корнеев В.В., Киселев А.В. Современные микропроцессоры. – М.: НОЛИДЖ, 1998. – 240 с.

8. Гольденберг Л.М. и др. Цифровые устройства и микропроцессорные системы. Задачи и упражнения: учебное пособие. - М.: Радио и связь, 1992. -256 с.

9. А.Оппенгейм, Р.Шафер. Цифровая обработка сигналов. М.: Техносфера, 2006. – 856 с.

Дата добавления: 2015-10-02