|
Читайте также: |
Структурная схема регистра этого типа представлена на рис. 47.
Рис. 47. Структура параллельного регистра
Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах A при поступлении определенного уровня (С = 0 или С = 1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые D-триггеры, если информация поступает в виде однофазных сигналов, или RS-триггеры, если информация поступает в виде парафазных сигналов (рис. 48)
а б
Рис. 48. Регистры памяти: а – однофазный; б – парафазный
Предварительная очистка регистра производится с помощью асинхронных входов Rа установки триггеров в нулевое состояние.
Дата добавления: 2015-07-11; просмотров: 59 | Нарушение авторских прав
| <== предыдущая страница | | | следующая страница ==> |
| Цифровые регистры | | | Последовательные регистры |