Прежде рассмотрим, из каких этапов состоит выполнение любой команды процессором.

Процедуру выполнения практически любой инструкции можно разбить на как минимум пять непересекающихся этапов:

- чтение из памяти (из программы извлекается инструкция, которую нужно выполнить);

- декодирование инструкции (процессор "соображает", что от него хотят, и переправляет запрос на нужное исполнительное устройство);

- подготовка исходных данных для выполнения инструкции;

- выполнение инструкции;

- сохранение полученных результатов.

На каждое из указанных действий дается 1 (один) такт.

Учитывая такую структуру инструкции, последовательную модель выполнения команд процессором можно представить в следующем виде:

Последовательное выполнение команд
Этап	Ч1	Д1	П1	В1	С1	Ч2	Д2	П2	В2	С2	…
Такт

Конвейерная (или скалярная) модель выполнения команд процессором (для процессоров с одним естественным конвейером – процессоры Intel до 486 включительно):

Конвейерное выполнение команд
Устройство чтения	Ч1	Ч2	Ч3	Ч4	Ч5	Ч6	Ч7
Устройство декодирования		Д1	Д2	Д3	Д4	Д5	Д6	Д7
Устройство подготовки			П1	П2	П3	П4	П5	П6	П7
Устройство выполнения				В1	В2	В3	В4	В5	В6	В7
Устройство сохранения					С1	С2	С3	С4	С5	С6	С7
Такт

Суперскалярная модель выполнения команд процессором (процессор имеет более одного конвейера, способных обрабатывать инструкции параллельно; Pentium является двухпотоковым процессором (имеет два конвейера), Pentium Pro – трехпотоковым):

Конвейерное выполнение команд
Устройство чтения	Ч1	Ч2	Ч3	Ч4	Ч5	Ч6	Ч7
Устройство декодирования		Д1	Д2	Д3	Д4	Д5	Д6	Д7
Устройство подготовки			П1	П2	П3	П4	П5	П6	П7
Устройство выполнения				В1	В2	В3	В4	В5	В6	В7
Устройство сохранения					С1	С2	С3	С4	С5	С6	С7
Устройство чтения	Ч1	Ч2	Ч3	Ч4	Ч5	Ч6	Ч7
Устройство декодирования		Д1	Д2	Д3	Д4	Д5	Д6	Д7
Устройство подготовки			П1	П2	П3	П4	П5	П6	П7
Устройство выполнения				В1	В2	В3	В4	В5	В6	В7
Устройство сохранения					С1	С2	С3	С4	С5	С6	С7
Такт

Все микропроцессоры разделяются на группы по типам архитектур:

CISC (Complex Instruction Set Command) – архитектура вычислений с полной системой команд;

RISC (Reduced Instruction Set Command) – архитектура вычислений с усеченной системой команд;

VLIW (Very Length Instruction Word) – со сверхдлинным командным словом.

Дата добавления: 2015-10-21