Триггеры на логических элементах

Триггеры

Триггером называют устройство, имеющее два устойчивых состояния равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего (запускающего) сигнала.

Наиболее распространенной является схема симметричного триггера с независимым смещением (рис. 1, а).Триггер представляет собой двухкаскадный усилитель постоян­ного тока со 100 % - ной положительной обратной связью. Учитывая, что оба транзистора в триггере работают в ключевом режиме, триггер можно рассматривать не как усилитель, а как два последовательно включенных транзисторных ключа, причем выходное напряжение первого ключа управляет вторым ключом, а выходное напряжение второго ключа - первым ключом.

Обычно все сопротивления схемы подбирают так, чтобы она была полностью симметричной (R_К1 =^: R_К2 = R_Ки т. д.). Если параметры схемы подобраны правильно, один транзистор обязательно окажется запертым, а другой - открытым. Такое состояние схемы триггера яв­ляется устойчивым, и в нем триггер может находиться сколь угодно долго. Переход схемы в другое устойчивое состояние равновесия, когда транзисторы меняются ролями, происходит только под воздей­ствием внешнего (запускающего) импульса.

Рассмотрим статический режим симметричного триггера с неза­висимым смещением, предполагая, что открытый транзистор насыщен, а запертый транзистор находится в режиме отсечки. Тогда, пренеб­регая сопротивлениями открытых р -п - переходов, открытый тран­зистор можно представить в виде одной эквипотенциальной точки. Запертый транзистор, находящийся в режиме отсечки, может быть представлен в виде источника тока J = I_КО, действующего в цепи база - коллектор. Пусть для определенности в исходном состоянии триггера тран­зистор T₁ открыт, а транзистор Т₂ заперт. Тогда эквивалентная схема триггера в исходном состоянии будет иметь вид, представленный на рис. 1, б (К₁ Б₂ Э₁соединены накоротко).

Рис. 1. Принципиальная (а) и эквивалентная (б) схемы триггера

Для того чтобы транзистор Т₂был заперт, необходимо обеспечить положительный потенциал на его базе (U₆₂ > 0). Из эквивалентной схемы триггера следует, что

U_Б2 = .

Для выполнения условия U_Б2 > 0 необходимо, чтобы

R₂ < . (1)

Условие (1) должно выполняться при минимальном значении Е_би максимальном значении I_К0. В связи с тем, что ток I_К0 возра­стает с повышением температуры, сопротивление резистора R₂ нужно выбрать таким, чтобы неравенство (1) выполнялось при максималь­ной температуре. Для того чтобы транзистор Т₁ был открыт и насыщен, необходимо выполнение условия I_Б1 > (I_БН), которое с учетом (5.11) принимает вид

I_Б1 > .

Из эквивалентной схемы триггера находим, что I_Б1 = .

Поскольку (I_KH)₁ ≈ , для насыщения транзистора T₁ необходимо выполнить условие

> или R₁ < . (2)

Условие (2) должно выполняться при минимальных значениях β, R _к и максимальном значении I_К0. Перейдем теперь к изучению процесса опрокидывания триггера - перехода триггера из одного устойчивого состояния равновесия в другое. Рассмотрим наиболее простои случай, когда на базу насыщен­ного транзистора (в нашем случае Т₁)подается прямоугольный им­пульс положительной полярности. Хотя триггер является системой с сильной положительной обрат­ной связью, процесс его опрокидывания в значительной степени определяется процессами, происходящими в транзисторах, и в общем случае состоит из четырех этапов: рассасывания, подготовки, регене­рации и восстановления. Положительная обратная связь действует только на этапе регенерации, которая может составлять лишь не­большую часть времени опрокидывания схемы.

На первом этапе происходит рассасывание избыточных носителей заряда в базе транзистора Т₁. Время рассасывания зависит от степени насыщения транзистора и от амплитуды запускающего тока. Чем меньше степень насыщения транзистора и больше амплитуда запу-

екающего импульса тока, тем меньше время рассасывания. В течение этого времени в схеме триггера не происходит никаких измене­ний.

К началу этапа подготовки транзистор Т₁выходит из насыщения; на этом этапе уменьшает потенциал коллектора транзистора Т₁ и, следовательно, становится более отрицательным потенциал базы транзистора Т₂. Этап подготовки заканчивается переходом транзи­стора Т₂в активный режим. После окончания этапа подготовки оба транзистора оказываются в активном режимe вступает в действие положительная обратная связь и начинается этап регенерации. Во время регенерации проис­ходит лавинообразный процесс, который заканчивается тем, что транзистор Т₁запирается и переходит в режим отсечки, а транзистор Т₂открывается и переходит в режим насыщения. На этапе восстановления происходит установление стационарных напряжений на коллекторах транзисторов.

Была рассмотрена работа триггера без конденсаторов, шунтиру­ющих резисторы R₁; при этом было установлено, что процесс пере­броса триггера происходит и без конденсаторов. Однако конден­саторы необходимы в реальных триггерных схемах, где они выпол­няют две функции:

1) создают в начальный момент регенерации боль­шой зарядный ток 1_С,который увеличивает ток базы соответствующего транзистора и способствует его более быстрому отпиранию, т. е. кон­денсаторы форсируют процесс переброса триггера, вследствие чего они получили название ускоряющих;

2)в реальных схемах запуска­ющие импульсы на короткий промежуток времени запирают оба тран­зистора, но при наличии конденсаторов это не означает полной сим­метрии схемы, так как перед приходом запускающего импульса кон­денсаторы были заряжены до разных напряжений; поэтому в момент запуска конденсаторы играют роль «памяти» и обеспечивают необхо­димую направленность последующего процесса: опрокидывание триг­гера, а не возврат его в исходное положение.

При конструировании триггеров важным является вопрос их запуска. Различают три способа запуска:

1) раздельный запуск, когда импульсы одной и той же полярности поочередно подаются на базы разных транзисторов;

2) запуск импульсами чередующейся полярности, подаваемыми на базу одного транзистора;

3) счетный запуск, когда импульсы одной полярности одновре­менно подаются на оба транзистора.

Очевидно, при раздельном и счетном запусках можно использовать импульсы как положительной, так и отрицательной полярности. Однако на практике триггеры на транзисторах типа р –п - рчаще запу­скают импульсами положительной полярности. Это объясняется тем, что для запуска триггера обычно используют импульсы, полу­ченные от дифференцирования прямоугольных импульсов с более крутыми положительными перепадами. При этом широко применяют диодные схемы запуска, которые позволяют уменьшить связь триг­гера с запускающим генератором.

Рис. 2. Принципиальная схема триггера с раздельным запуском (а) и вре­менные диаграммы его работы (б)

Рассмотрим схему триггера с раздельным запуском (рис. 2, а), в которой импульсы положительной полярности в разные моменты времени подаются на первый (Вх 1)и второй (Вх. 2) входы. Пусть для определенности в начальный момент времени триггер находится в таком состоянии, когда открыт и насыщен транзистор T₁, а первый положительный импульс подается на вход Вх.1.При по­явлении на входе Вх.1положительного импульса он дифференци­руется RС - цепью, но через диод Д₁проходит только положительный «пичек» и в цепи базы транзистора T₁ появляется положительный импульс, совпадающий по времени с фронтом импульса на входе Вх.1. Положительный импульс в соответствии с описанными про­цессами вызывает опрокидывание триггера, в результате которого транзисторы меняются ролями, а в триггере оказывается открытым и насыщенным транзистор Т₂. Такое состояние сохраняется до тех пор, пока не появится положительный импульс на входе Вх 2.Этот второй положительный импульс после дифференцирования в такой же RС - цепи и прохождения через диод Д₂вызывает новое опрокиды­вание триггера (рис. 2, б)и т. д.

Одной из наиболее распространенных схем триггера со счетным запуском при подаче положительных импульсов на коллекторы тран­зисторов является схема рис. 3, а.

Рис. 3. Принципиальная схема триггера со счетным запуском (а)

и времен­ные диаграммы его работы (б)

Пусть в начальный момент снова открыт транзистор Т₁, а тран­зистор Т₂ заперт. В отсутствие запускающего импульса оба диода заперты. Однако запирающее напряжение на диоде Д₁будет большим, близким к \Е_К \,а напряжение на диоде Д₂ очень малым (R_K I_Kо). Если амплитуда запускающего импульса меньше \Е_К\,но больше R_кI _Kо, то откроется только диод Д₂. Запускающий импульс положительной полярности попадает лишь на коллектор запертого транзистора (T₂) и через RC- цепь на базу открытого транзистора (T₁). Триггер оп­рокидывается, транзистор Т₂ открывается, напряжение на его кол­лекторе становится равным нулю, а диод Д₂ запирается. При запи­рании диода Д₂ отключается цепь запуска, в результате чего, исклю­чаются внешние влияния на процессы, происходящие в триггере. Временные диаграммы, поясняющие работу триггера при счетном запуске, приведены на рис. 3,б.

Триггеры применяют в качестве электронных реле, пересчетных ячеек, формирователей импульсов, элементов ЭЦВМ. Триггерные схемы являются наиболее надежными полупроводниковыми схемами, так как их нормальная работа не нарушается при изменении пара­метров транзисторов и окружающей среды в достаточно широких пределах.

В заключение отметим, что кроме схемы симметричного триггера с независимым смещением используют и другие схемы триггеров, отличающиеся от рассмотренной большим быстродействием, меньшим выходным сопротивлением, некоторыми конструктивными усовершен­ствованиями. Однако улучшение характеристик триггеров достига­ется за счет усложнения схемы, причем, как правило, улучшается только один показатель, а другие нередко ухудшаются.

ТРИГГЕРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ

Триггер - базовый элемент цифровой техники, обладающий двумя устойчивыми состояниями. Состояние триггера определяется не только сигналом на его входе, но и его предшествующим состо­янием. Наиболее типичное применение триггера - элемент памяти.

Рис. 4

Простейший RS -триггер состоит из двух элементов ИЛИ - НЕ (рис. 4, а) либо И - НЕ (рис. 4,6), охваченных обрат­ными связями. Условное обозначение RS - триггера показано на рис. 4,в. Триггер имеет два выхода: Q и Q1, сигналы которых инверсны друг другу, и два входа: S (Set - установка) и R (Reset - сброс). Предположим, что на входы триггера_рис. 18.16, а поданы сигналы S =1 и R= 0. Тогда на выходе Q1 логического элемента ИЛИ - НЕ будет сигнал

(3)

Так как в соответствии с (3) 1 + x =1, то Q1 = 0. На вы­ходе Q получится сигнал

•

При обратных входных сигналах (S = 0, R = 1)получаются обратные выходные. Если оба входных сигнала одинаковы: S = R = 0, то выходные сигналы остаются такими, какими они были до подачи последних:

Это подтверждает, что RS- триггер можно использовать как элемент памяти.

Если сигналы R = S = 1, то оба выходных сигнала одинаковы: Q = = Q1 = 0. После инверсии входных сигналов, когда они станут R = S = 0, триггер с одинаковой вероятностью может перейти в любое состояние. Из-за этой неопределенности сигналы R = S = 1 - запрещенные.

Состояния RS -триггера, собранного из логических элементов ИЛИ - НЕ, приведены в табл. 1

Таблица 1	Таблица 2
S	R	Q			Q
		Cохраняется прежнее состояние			Cохраняется прежнее состояние
		Запрещено			Запрещено

Аналогично, как и триггер, из элементов ИЛИ- НЕ функцио­нирует RS - триггер из логических элементов И- НЕ (рис. 4,6), только управляется инвертированными сигналами. Состояния такого триггера приведены в табл. 2.

Синхронный RS - триггер получается добавлением к обычному RS -триггеру двух логических элементов И либо И- НЕ (рис. 5, а).

Входные сигналы проходят через элементы И - НЕ только в те моменты времени, когда на другие входы этих элементов (вход С – сlосk - фиксация времени) поступают син­хронизи - рующие импульсы, поэтому состояния триг­гера могут изменяться так - же только в моменты по­явления - синхронизирую­щих импульсов.

Рис. 5

Короче говоря, в синхронном триггере моменты смены состояния задаются внешни­ми синхронизирующими импульсами. Триггер со статическим управлением (рис. 5, а) синхрони­зируется уровнем синхронизирующего напряжения. Во время действия одного синхронизирующего импульса такой триггер может изменить свое состояние, если изменяются сигналы на R- и S- входах. Используются также триггеры с динамическим управлением. Состояние таких триггеров меняется только во время нарастания синхроимпульса и не может измениться во время действия этого импульса. Условное обозначение триггера, синхронизируемого уровнем (со статическим управлением), показано на рис. 5,6,

а обозначение триггера, синхронизируемого перепадом (с динами­ческим управлением),— на рис. 5,6.

D - триггер имеет только один информационный вход D. Он предназначен для запоминания (задерживания - dе1ау- задержка) логического сигнала D, свое состояние меняет только при поступ­лении синхронизирующего импульса (синхронный триггер). Такой триггер можно создать, соединив синхронный RS - триггер и логический эле­мент не так, как показано на рис. 6, а. В этой схеме на вход S подается логический сиг-нал D1, а на вход R- инвертированный сигнал D1.

б)

Рис. 6

Условное обозначение D-триггера показано на рис. 6,6.

Двухступенчатые триггеры реализуются по схеме ведущий - ведомый. Это MS - триггеры (от англ. таstеr - М, slave -S). Пример структурной схемы такого триггера показан на рис. 7, а, условное обозначение - на рис. 7,6. В этой схеме триггер Т₁- ведущий, а триггер Т₂ - ведомый. По­следний служит для запоми­нания состояния ведущего триггера. Из-за того, что синхронизирующие импульсы

Рис. 7

на Т₁и Т₂подаются в противофазе, смена состояния триггера Т₂происходит с задержкой по сравнению со сменой состояния триггера 77. Этим достигается развязка процесса запоминания от входного сигнала и создаются дополнительные возможности выполнения логических функций. Среди двухступенчатых наи­более распространены DV -, JK- и Т-триггеры.

DV -триггер, как и D триггер, предназначен для запоминания — задержива­ния логическо го сигнала. DV -триггер, имеющий разрешающий вход V, управ­ляется по входу Dтолько

Рис.8

тогда, когда на входе V имеется разрешающий сигнал V = 1. При запрещающем сигнале V= 0триггер сохраняет свое состояние неза­висимо от сигнала на входе D. DV -триггер -двухступенчатый, реализуется по схеме, показанной на рис. 8, a, условное обозначение дано на рис. 8, бJK- триггер, как и RS - триггер, имеет два логических входа: J - для установки «1» и К- для сброса «1» или установки «О». В JK- триггере устранена неопределенность, возникающая в RS - триггере при поступлении J = K = 1. Состояния JK-триггера представлены в табл. 3. Схема JK-триггера, составленного из логических элементов И - НЕ, показана на рис. 9, а, а условное обозначение - на рис. 9,6.

Таблица 3

J	K	Q
		Cохраняется прежнее состояние
		Устанавливается состояние, инверсное предшествующему состоянию

I

Такой триггер, как видно, состоит из двух синхро­низируемых RS- триггеров, соединенных по схеме ведущий- ведо­мый. На входе триггера Tвключены трехвходовые элементы И- НЕ. На первые из этих входов подаются синхронизирующие импульсы, на вторые-управляющие сигналы J и K. Третьи входы служат для образования управляемых обратных связей. Как видно из табл. 18.4 и 18.5, состояния JK-триггера соответствуют состояниям RS- триггера, если входные сигналы JиК

Рис. 9

одновременно не равны «1». Если же J = K = 1, то оба входных элемента И- НЕ открыты и очередной синхронизирующий импульс пройдет через тот элемент И- НЕ, на вход которого с выхода триггера подавался сигнал «1». При этом состояние триггера меняется на инверсное.

Т - триггер_у часто называемый счетным, меняет свое состояние на противоположное при поступлении каждого синхронизирую­щего импульса. На схемах T- триггер обозначается так, как пока­зано на рис. 10, а. Такой триггер реализуется на базе двух­ступенчатого. Практически в качестве Т - триггера используют JK - триггер, на J - и K- входы которого подаются сигналы J = К = 1. Т - триггер применяют в качестве элемента счетчиков импульсов и в качестве делителя частоты. Последняя возможность иллюст­рируется временными диаграммами, показанными на рис. 10,6. Здесь иt(t)- напряжение, поданное на вход Т-триггера, a uQ(t) и uQ1(t) - напряжения, получаемые на его выходах Qи Q1. Как видно, состояние триггера меняется во время нарастания входного напряжения и не меняется во время его спада. Из-за этого частота выход­ных импульсов получается в два раза ниже частоты входных импульсов.

Рис. 10

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАНИЯ

1. Какие наиболее существенные признаки отличают цифровую микросхемотехнику от ана­

логовой?

2. Чем определяется высокая помехоустой­чивость цифровых методов обработки сигналов?

3 По структурным формулам табл. 18.2 составьте схемы из логических элементов И, ИЛИ,

НЕ, реализующие функцию Шеффера, равнозначности и Исключающее ИЛИ.

4. Пользуясь правилами алгебры логики, покажите тождественность нор­мальной дизъюнк

тивной и нормальной конъюнктивной форм эквивалентности, импликации и запрета.

5. Сформулируйте основные преимущества БИС по сравнению с. набором малых ИС.

6. Чем определяются напряжения U ° и U ¹ потенциальной логики, реали­зуемой на основе

транзисторного ключа?

7. Какими факторами определяется быстродействие ключа на биполярном транзисторе? Как

оно повышается?

8. Чем характеризуется состояние насыщенного транзистора?

9. От чего зависит быстродействие ключа на МДП - транзисторах?

10. Поясните, почему транзисторы ТТЛ - элемента могут насыщаться, а ЭСЛ - элемента

не могут.

11. Составьте и сравните электрические схемы RS -триггеров на элементах ТТЛ И — НЕ и на

элементах ЭСЛ ИЛИ - НЕ. Чем поддерживаются уровни U ° и U¹ в этих триггерах? Осу

ществите минимизацию этих схем, сохраняя только принципиально необходимые элемен

ты.

12. Чем отличается синхронный триггер от несинхронного?

13. Составьте электрическую схему JK - триггера на ТТЛ - элементах и вы­полните ее мини

мизацию.

14. Одинаковы или различаются предельные частоты переключения одно­ступенчатых и

двухступенчатых триггеров, выполненных на тех же базовых логических элементах?

Дата добавления: 2015-11-26