Цифровые многочастотные передатчики

Структурная схема цифрового передатчика изображена на рисунке 4.6.1. Она содержит; n-разрядный счетчик Сч, полупостоянное запоминающее устройство ППЗУ, параллельно-поcледовательный преобразователь ППП. На вход счетчика от ОИГ поступают импульсы частотой 8 кГц (каждые 125 мкс). Код на выходе Сч определяет номер ячейки, с которой считывается очередное значение цифрового синусоидального сигнала. Разрядность Сч определяется номиналом генерируемой частоты. На вход КП значения отсчетов частоты поступают после ППП в последовательном виде.

Рисунок 4.6.1 - Структурная схема цифрового передатчика.

Для определения минимального значения разрядности Сч следует сократить дробь 8000/f, где f — номинал требуемой частоты. Тогда числитель выражает разрядность n, а знаменатель — число периодов требуемой частоты Т. Мгновенные значения сигналов определяются по формуле

u = Um sin 27πfkt, k=l,2,…n,

где Um — требуемая амплитуда сигнала, f — номинал требуемой частоты, t=125 мкс. Значение Um обычно задается уровнем сигнала Ао в точке с 0-м относительным уровнем, поэтому сначала из уравнения

Ао = 20 lg U/Uo

при известных значениях Uo=0.775 В и Ао находится действующее значение U, а затем — амплитуда .

Шаг квантования Q изменяется при переходе от сегмента к сегменту и в зависимости от номера сегмента r определяется выражением

Q = q, при r=0

2^r-1>q, при r=1,..7

где q = Uorp / 2 ¹¹, Uoгp=2.5 В — порог ограничения кодера.

В случае многочастотного передатчика оговариваются параметры (амплитуда и частота) каждого сигнала. Процедура проектирования цифрового многочастотного передатчика следующая.1. Пользуясь значениями частот f₁, находят наименьший общий период (минимальную разрядность счетчика — n).2. Пользуясь значениями заданных уровней каждой частоты, находят амплитуды каждого из сигналов U_i.3. Используя формулуU=U₁, sin 2πf₁, kt + U₂ sin 2πf₂ kt +..., k=l,2,...n,находят мгновенные значения сигналов, а из таблицы — значения кодов.4. Записывают найденные значения кодов в соответствующие ячейки ППЗУ.

4.7 Цифровые многочастотные приемники

Структурная схема цифрового приемника изображена на Рисунок 4.7.1. Она содержит: n-разрядный счетчик Сч, оперативное запоминающее устройство ОЗУ, параллельно-последовательный преобразователь ППП, микропроцессор Мпр. На вход счетчика от ОИГ на счетный вход С поступают импульсы с частотой следования каналов 8 кГц. Код на выходе Сч соответствует номеру канала и определяет номер ячейки, в которую записывается очередное значение цифрового значения синусоидального сигнала, поступающего из КП через ППП. Разрядность Сч определяется числом каналов в ИКМ-тракте.

Алгоритм декодирования одной частоты состоит в подсчете экстремумов и проверке периодичности их появления.

Известен один из алгоритмов декодирования 2-частотных сигналов, состоящий в подсчете на определенном периоде числа глобальных и локальных экстремумов, количественное сочетание которых и определяет номиналы поступивших частот.

Рисунок 4.7.1 - Структурная схема цифрового приемника частоты.

Общий алгоритм декодирования многочастотного сигнала F=f₁+f₂+…f_n

состоит в определении номинала одной из частот f_i путем обнаружения и подсчета периодически повторяющихся экстремумов. Затем из суммарного сигнала F вычитаются (суммируются с противоположным знаком) значения обнаруженной частоты f_i и далее эта же процедура повторяется для нового значения суммарного сигнала (F – f_i).

Дата добавления: 2015-12-08