Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

Выбор форматов данных

Общие требования к разрабатываемому процессору | Исходные данные для курсового проектирования | Результаты проект ирования | Уточнение структуры системы | Внутренняя организация | Состав разрабатываемой документации | Оформление курсового проекта |


Читайте также:
  1. DFD - диаграмма потоков данных
  2. I. Выбор одной проблемы из предложенной повестки дня будущей конференции и написание тезисов
  3. II. Установление юридической основы дела — выбор и анализ юридических норм (юридическая квалификация фактических об­стоятельств).
  4. XML и реляционные базы данных
  5. АВТОМАТИЗИРОВАННЫЕ БАНКИ И БАЗЫ ДАННЫХ
  6. Активный метод - выполнение и обсуждение практической работы, оформление протокола исследования; работа с мультимедийными базами данных, компьютерными моделями и программами.
  7. Активный метод - работа с мультимедийными базами данных, компьютерными моделями и программами, демонстрационным материалом.

На рис. 5 показаны основные используемые типы данных.

Рис. 5

Целые числа представляют собой числа со знаком или без знака. Целые числа со знаком представляются в дополнительных кодах. Целые числа без знака используются также и для представления адресов. Для представления чисел с ПТ рекомендуется учитывать требования стандарта (ANSI/IEEE Standart 754). При этом следует дать подробное описание представления особых ситуаций (нуль, переполнение, NAN).

2.2.4. Определение модели памяти и структуры
регистровой памяти

Для гарвардской архитектуры разработка модели памяти не вызывает проблем.

Для традиционной архитектуры модель памяти должна удовлетворять требованиям, предъявляемым многопользовательской многозадачной ОС типа UNIX (LINUX).

При разработке модели памяти (рис. 6) необходимо обеспечить размещение невыгружаемого ядра ОС в фиксированных ячейках памяти. Кроме того, при использовании совмещенного ввода-вывода необходимо запрещать кэширование соответствующих страниц памяти. Одно из возможных решений – обеспечение доступа к одним и тем же физическим адресам по разным виртуальным адресам.

Рис. 6

 

В режиме пользователя программе доступны 2 Гбайт виртуальной памяти. В режиме ядра программа получает доступ ко всей памяти объемом 4 Гбайт, причем первые 2 Гбайт – пользовательская память, оставшиеся 2 Гбайт – системная. Системная память делится на три сегмента объемами 0.5, 0.5 и 1 Гбайт. При обращении к адресам, принадлежащим сегменту 1, используется кэш, но не используется переадресация через буфер TLB, т. е. обращение идет к первым 512 Мбайт физической памяти. При работе с сегментом 2 не используются ни кэш, ни TLB – обращение идет к первым 512 Мбайт физической памяти. При работе с сегментом 3 используются и кэширование, и переадресация. Подобная модель памяти позволяет работать с ячейками как с портами (сегмент 2) либо обращаться к памяти по абсолютным адресам при работе со структурами данных ядра. Сегмент 3 можно использовать для работы с загружаемыми модулями.

Процессор в общем случае содержит две группы регистров – пользовательские и системные. (Системные регистры доступны только при работе в режиме ядра.)

На этапе определения структуры регистровой памяти выбираются:

- число регистров различных типов и их разрядность;

- состав и структура регистра флажков.

Пользовательские регистры, в свою очередь, подразделяются на адресные, целочисленные и регистры с ПТ. Часто одни и те же регистры используются как в качестве адресных, так и в качестве целочисленных (РОН). Кроме того, обычно имеется некоторое количество управляющих регистров.

В состав системных регистров могут входить и такие регистры:

- регистр физического адреса таблицы векторов прерывания;

- регистр физического адреса таблицы переадресации;

- регистр для записи адреса страничной ошибки, куда записывается адрес страницы, отсутствующей в памяти.

Один из возможных вариантов организации пользовательской регистровой памяти ЦП для вариантов с использованием внешнего сопроцессора показан на рис. 7.

Рис. 7 Рис. 8

 

В структуре, приведенной на рис. 7, регистровая память включает тридцать два 32-разрядных РОН и 32-разрядный счетчик команд. Регистр флажков содержит семь флажков, которые используются следующим образом:

Z – признак нулевого результата;

С– признак переноса из старшего разряда;

S – знак результата;

O – признак переполнения результата;

I– разрешение прерывания;

T – пошаговый режим;

U– режим супервизор-пользователь.

Возможный вариант организации регистровой памяти сопроцессора показан на рис. 8.

Необходимо отметить, что в RISC-процессорах аппаратный стек не используется, а адрес возврата запоминается в одном из РОН.

 


Дата добавления: 2015-08-27; просмотров: 45 | Нарушение авторских прав


<== предыдущая страница | следующая страница ==>
Разработка архитектуры внешних выводов| Выбор форматов команд

mybiblioteka.su - 2015-2024 год. (0.006 сек.)