Основные сведения о работе лабораторной МПС

Рассматриваемая МПС является устройством с магистральным принципом информационного обмена, то есть все ее функциональные элементы объединены единой группой электрических линий, называемой магистралью. Число линий в магистрали может быть самым различным. Оно зависит от разрядности передаваемых данных и числа управляющих сигналов.

Часть линий магистрали, сгруппированных по функциональному назначению, называется шиной. В изучаемой МПС имеются следующие шины:

- системная шина адреса (ША) - набор линий, служащих для передачи двоичного кода адреса, по которому проводится обращение к устройствам памяти, ввода-вывода или другим внешним устройствам, подключенным к магистрали;

- системная шина данных (ШД) - набор линий, служащих для передачи двоичного кода данных, подлежащих обработке или уже обработанных;

- системная шина управления (ШУ) – набор линий, служащих для передачи сигналов управления от МП к остальным функциональным элементам МПС.

Рисунок 2.2 - Структура лабораторной МПС

Центральным звеном МПС является пара "МП - память", которая, по существу, и составляет ее "мозг". Все остальные элементы выполняет обслуживающие функции, главным образом направленные на обеспечение связи МПС с внешней средой, то есть ввод/вывод информации извне.

В МП осуществляются все арифметические, логические и функциональные преобразования данных, циркулирующих по ШД. Память служит для хранения этих данных, а также инструкций по их переработке (команд).

Память обычно содержит две части: постоянное запоминающее устройство ПЗУ и оперативное запоминающее устройство ОЗУ. Информация, содержащаяся в ПЗУ, может храниться в нем при отключенном питании сколь угодно долго, а содержащаяся в ОЗУ, пропадает (разрушается) при снятии с него питающего напряжения (если не предпринять определенные действия, обеспечивающие безобрывный режим питания ОЗУ).

В памяти МПС имеется два вида информации - коды команд (коды инструкций по переработке информации) и данные, причем, с "точки зрения" памяти эти виды информации неотличимы.

Эта информация хранится в виде двоичных наборов стандартной длины. Обычно эта длина - 8 двоичных разрядов (8 бит). Двоичный разряд - это разряд, в котором может быть записан или логический ноль ("0"), или логическая 1 ("1"). Для 8-разрядного двоичного набора есть специальное название - байт. В памяти МПС каждый байт хранится в отдельной ячейке памяти. Каждой ячейке памяти поставлен в соответствие адрес, то есть число, изображаемое некоторым двоичным набором (кодом адреса) и передаваемое по линиям шины адреса ША. Таким образом, число линий ША (ширина ША) равно принятой в данной МПСразрядности двоичного кода адреса. В лабораторной МПС разрядность кода адреса - 16. Для индикации кода адреса используются светодиоды А₀ ¸ А₁₅ (по одному на каждую линию ША). Светодиоды распределены на 4 группы по 4 штуки. Каждая такая группа позволяет отображать одну двоичную тетраду, то есть 4-х разрядный двоичный набор. Всего существует 16 различных тетрад. Их принято обозначать с помощью следующих символов (табл. 2.1).

Таблица2.1

Тетрада	Символ	Тетрада	Символ
			A
			B
			C
			D
			E
			F

Перечисленные в таблице 16 символов от 0 до F составляют основу широко используемой в МПС шестнадцатеричной системы счисления. В частности, в лабораторной МПС вся информация, изображенная на дисплее пульта оператора ПУ, представлена в шестнадцатеричной системе счисления и код на ША изображается (дублируется) четырьмя шестнадцатеричными цифрами.

Разрядность ШД (ширина ШД) в рассматриваемой МПС - 8. Для индикации кода данных, то есть содержимого, хранящегося в некоторой ячейке памяти или регистре внешнего устройства, а также передаваемого туда - используется 8 светодиодов Д₀ ¸ Д₇ (по одному на каждую линию ШД).

На дисплее ПУ код на ШД изображается (дублируется) двумя шестнадцатеричными цифрами.

Микропроцессор "знает" о существовании других функциональных элементов (ПЗУ, ОЗУ и т.д.), подсоединенных к магистрали, только в том случае, если эти элементы имеют адреса. Некоторым элементам поставлено в соответствие по одному адресу, а некоторым - несколько сотен. Например, каждому из устройств параллельного ввода-вывода поставлено в соответствие по четыре адреса, поскольку, фактически, внутри каждого из них находятся четыре самостоятельных 8-ми разрядных регистра и каждый из них необходимо отличать от другого. Оперативному запоминающему устройству ОЗУ поставлено в соответствие 1024 адреса (1 килобайт), поскольку оно содержит именно такое количество самостоятельных, не зависимых друг от друга 8-ми разрядных ячеек памяти. Вообще на 16-разрядной ША можно создать 2¹⁶=65536=64·1024=64К отличных друг от друга адресов (16-разрядных двоичных кодов). Они изображаются целыми десятичными числами в интервале 0¸65535 или что то же самое, в шестнадцатеричной системе счисления 0000₁₆¸FFFF₁₆. В дальнейшем нижний условный знак шестнадцатеричной системы счисления будем опускать, предполагая, что используется именно она, если не оговаривается противное. Это, конечно, не означает, что каждому адресу поставлен в соответствие программно-доступный элемент типа регистра или ячейки памяти. Как правило, элементов меньше, чем возможных адресов. Bсё множество адресов, от самого младшего 0000 до самого старшего FFFF, называется адресным пространством, а таблица, показывающая за каким функциональным элементом какие конкретные адреса закреплены - картой распределения адресов. В табл. 2.2 показано распределение адресов по функциональным элементам лабораторной МПС (карта распределения адресов). В таблице все функциональные элементы условно разделены на две группы: память и внешние устройства ВУ. Такое разделение объясняется тем, что в используемом микропроцессоре КР580ВМ80А для информационного обмена между ним и памятью используются команды, отличные от команд информационного обмена с внешними устройствами. Поэтому совпадение (пересечение) адресов системного ПЗУ и адресов внешних устройств только кажущееся. Естественно, в пределах одной группы такое пересечение недопустимо, поскольку в этом случае неясно к какому элементу происходит обращение, что приводит к сбою в работе микроЭВМ.

Таблица2.2

Карта распределения адресов МПС

Функциональный элемент	Шестнадцатеричный адрес	Примечание
Память
ПЗУ (системное)	0000¸03FF 0400¸07FF	K573 РФ1 (1 шт.) резерв
ОЗУ (системное)	0800¸0BFF	K541 РУ2 (2 шт.)
Внешние устройства (ВУ)
Параллельный ввод/вывод №1	F8, F9, FA, FB	КР580 ВВ55 (пульт оператора)
Параллельный ввод/вывод №2	Назначается пользователем	КР580 ВВ55 (макетная панель)

Отдельный регистр ВУ, имеющий конкретный адрес, называют портом.

МПС, имеющие такую организацию системы команд, называются двухшинными системами. В отличие от них, существует одношинные МПС, в которых используется одни и те же команды как для обмена с памятью, так и для обмена с ВУ. Таким образом, рассматриваемая микроЭВМ с точки зрения информационного обмена, но не функционального распределения, является двухшинной.

Элементарный цикл работы микроЭВМ состоит из двух основных действий. МП извлекает из памяти двоичный код, который он рассматривает как команду. Затем он выполняет команду и готовится к выбору следующей команды. Выполнение команды осуществляется за несколько этапов (циклов). В свою очередь, действию извлечения кода команды (или другого любого данного) из памяти предшествует действие по установлению на ША адреса элемента памяти, в котором хранится этот код данных. По ШД передаются данные. В каждом акте обмена по магистрали участвует только два устройства: активное (инициатор обмена - ведущее устройство) и пассивное (ответчик - ведомое устройство). В рассматриваемой МПС ведущим всегда является МП.

Команды рассматриваемого МП имеют различную длину - от 1 до 3 байтов. Выполнение каждой команды осуществляется за несколько машинных циклов (от 1 до 5). Под машинным циклом понимается время, требуемое для извлечения одного байта информации из памяти или выполнения команды, определяемой одним байтом. Всего существует 10 типов машинных циклов. Более подробно они будут названы в п. 3.2 (табл. 3.1) настоящего описания.

Каждый машинный цикл, в свою очередь осуществляется за несколько более мелких единиц времени, называемых машинными тактами. Машинный цикл может состоять из 3-5 тактов.

Машинные такты создаются под управлением двух последовательностей синхронизирующих тактовых сигналов Ф₁ и Ф₂ (рис. 2.3), удовлетворяющих определенным требованиям.

Сигналы Ф₁ и Ф₂ вырабатываются специальным генератором тактовых импульсов. Машинный такт имеет длительность Т, равную периоду сигналов Ф₁ и Ф₂. Длительность Т может быть установлена произвольно в интервале 0,5¸2,0 мкС. Длительность каждого сигнала Ф₁ и Ф₂ должна быть кратна Т/9 и сигнал Ф₂ должен находиться между двумя сигналами Ф₁, не перекрываясь с ними (рис. 2.3).

Рисунок 2.3 - Синхронизирующие тактовые сигналы

МП КР 580 ВМ8ОА

Дата добавления: 2015-07-20