Формат регистра РТхPUE

РТхPUE	Регистр входного сопротивления порта х
7 6 5 4 3 2 1 0
РТх7	РТх6	РТх5	РТх4	РТх3	РТх2	РТх1	РТх0
Сброс не влияет на состояние регистра
Имя бита	Назначение бита
РТх7- PTх0	Биты данных порта х Эти биты доступны как для чтения, так и для записи. Если порт сконфи­гурирован в режим ввода, то при чтении регистра РТх возвращается значе­ние логических сигналов на одноименных входах МК. Если порт сконфи­гурирован в режим вывода, то при записи данные заносятся в соответ­ствующие биты регистра РТх. Операция чтения возвращает последние за­писанные данные.

Детальный формат всех регистров специальных функций портов ввода/вывода при­веден ниже (рис. 2.1).

Рисунок 2.1 Регистры для обслуживания портов ввода/вывода МК МС68НС908GP32

3. МОДУЛЬ ТАЙМЕРА\СЧЕТЧИКА TIM08

Модуль TIM08, хотя и носит дословное название «модуль таймерного интерфейса», по сути, является одним из лучших процессоров событий в 8-разрядных МК.

Модуль TIM08 состоит из 16-разрядного таймера-счетчика и некоторого количества связанных с ним полностью идентичных каналов захвата/сравнения. Каждый из каналов в процессе инициализации может быть настроен на один из пяти режимов работы:

1)входного захвата;

2)небуферированного выходного сравнения;

3)буферированного выходного сравнения;

4)небуферированной широтно-импульсной модуляции (ШИМ);

5)буферированной ШИМ.

Каждый канал захвата/сравнения связан с одним из выводов МК. Функция входного или выходного сигнала модуля процессора событий является альтернативной функцией линий порта Port D. МК MC68HC908GP32 имеет в своем составе два модуля процессора событий - TIM1 и TIM2. Каждый из модулей имеет по два канала захвата/сравнения.

Структурная схема модуля двухканального процессора событий представлена на рис. 3.1. Шестнадцатиразрядный таймер-счетчик служит временной базой для модулей захвата/сравнения. Он подсчитывает импульсы тактовой частоты, поступающие на его вход. Все интервалы времени, которые генерируются или измеряются МК, измеряются числом периодов этой тактовой частоты.

В общем случае (модули TIM08 других МК семейства НС08) таймер-счетчик имеет два источника тактирования:

1)внутренний генератор, выполненный на основе программируемого делителя час­
тоты шины МК f_BUS;

2) внешний генератор, подключаемый к выводу TxCLK МК.

Выбор между внутренним и внешним генераторами, а также выбор коэффициента деления программируемого делителя частоты шины К_Т|Мх определяется комбинацией битов PS2 - PS0 регистра управления таймера-счетчика TxSC. Коэффициент деления К_Т|Мх может принимать семь различных значений: 1, 2, 4, 8, 16, 32, 64. Максимальная частота сигнала внешнего генератора, подключаемого ко входу TxCLK, составляет 4 МГц при условии, что МК работает на предельной частоте внутренней шины f_BUS- 8 МГц. Про­цессоры событий TIM! и TIM2 в составе МК MC68HC908GP32 не имеют выводов T1CLK и T2CLK в перечне выводов корпуса и, следовательно, могут использовать для тактиро­вания только встроенный генератор.

Таймер-счетчик временной базы допускает программную установку периода работы. Если не предпринимать специальных действий при инициализации процессора собы­тий, то коэффициент счета счетчика временной базы будет равен 2¹⁶, т. е. счетчик прохо­дит полный цикл от начального состояния кода $0000 до конечного состояния кода SFFFF. Если таймер-счетчик находится в состоянии $FFFF, то при поступлении на его вход оче­редного тактового импульса наступает переполнение таймера-счетчика. Счетчик пере­ходит в состояние $0000, одновременно устанавливается флаг переполнения TOF. Переполнение счетчика не оказывает влияния на его работу: при поступлении следую­щих тактовых импульсов код в счетчике продолжает нарастать. Коэффициент счета тай­мера-счетчика может быть изменен посредством записи кода желаемого К_сч в двухбай­товый регистр периода TxMOD (TxMODH и TxMODL - старший и младший байты этого регистра, х - номер таймерного модуля, для TIM1 х = 1, для TIM2 х = 2). Вход сброса счетчика подключен к выходу цифрового компаратора (см. рис. 3.1), на один из входов которого поступает код текущего состояния таймера-счетчика, а на другой - код К_сч, записанный в регистре TxMOD. Если эти коды равны, то при поступлении следующего так­тового импульса счетчик сбрасывается в «О», и флаг переполнения TOF устанавливает­ся в «1». Диапазон допустимых значений К_сч составляет от 1 до (2^1б-1). Таким образом, дискретность регулирования периода таймера-счетчика, который в режиме ШИМ обра­зует период ШИМ-сигнала, составляет 16 бит.

Предусмотрена возможность пуска и останова таймера-счетчика под управлением программы (бит TSTOP в регистре управления таймером-счетчиком TxSC). Кроме того, счетчик и программируемый делитель частоты могут быть одновременно сброшены по­средством установки в «1» бита TRST в регистре TxSC. При этом все триггеры таймера-счетчика установятся в «О», а программируемый делитель частоты будет настроен на режим единичного коэффициента деления частоты внутренней шины МК. Заметьте, что бит TRST не останавливает работу таймера-счетчика, с приходом очередного тактового импульса состояние счетчика станет равным $0001. Сброс таймера-счетчика рекомен­дуется проводить в следующем порядке:

• остановите таймер-счетчик (бит TSOP = 1);

• выполните операцию сброса таймера-счетчика (бит TRST = 1);

• переинициализируйте биты PS2-PS0 регистра TxSC, которые определяют источник и
частоту тактирования;

• разрешите счет таймера-счетчика.

Код таймера-счетчика в процессе счета может быть считан прикладной программой при обращении к регистрам текущего кода TxCNTH и TxCNTL. При обращении к регистру старшего байта код таймера-счетчика автоматически копируется в указанную регистро­вую пару. Поэтому, несмотря на то, что операции чтения старшего и младшего байтов разнесены во времени, вы прочитаете состояние таймера-счетчика в момент обращения к регистру старшего байта TxCNTH. Такое решение предотвращает получение ложной информации в случае, если частота тактирования таймера-счетчика высока, и по этой причине в моменты обращения к регистрам TxCNTH и TxCNTL состояния счетчика раз­личаются. Однако нельзя допускать ситуацию, при которой после прочтения старшего байта младший прочитан не будет. Повторное чтение старшего байта не сопровождается защелкиванием текущего кода таймера-счетчика в регистрах TxCNTH и TxCNTL.

При переполнении таймера-счетчика устанавливается флаг переполнения TOF в ре­гистре управления TxSC (таб. 3.1) и генерируется запрос на прерывание, если бит разрешения прерывания TOIE установлен в «1», т. е. прерывания по переполнению тай­мера-счетчика разрешены.

Формат регистра TxSC Таблица 3.1

ТхSC	Регистр управления таймером-счетчиком х
7 6 5 4 3 2 1 0
ТOF	ТOIE	ТSTOP	ТRST		PS2	PS1	PS0
Состояние при сбросе:20h
Имя бита	Назначение бита
ТOF	Флаг переполнения таймера-счетчика Бит переполнения устанавливается в «1», если текущий код таймера достиг максимального значения, которое записано в регистрах периода, и при пос­туплении следующего импульса сбросился в «О». Для сброса флага пере­полнения необходимо выполнить следующую последовательность действий: • прочитать регистр TxSC при уже установленном флаге TOF;- • записать «О» в бит TOF.
TOIE	Бит разрешения прерывания по переполнению таймера 1 -прерывания по переполнению таймера разрешены; О - прерывания по переполнению таймера запрещены. Этот бит разрешает генерацию запроса на прерывание, если бит TOF установлен. Бит доступен как для записи, так и для чтения.
TSTOP	Бит разрешения работы таймера-счетчика 1 -таймер-счетчик остановлен, текущий код таймера не изменяется; О -работа таймера-счетчика разрешена, код счетчика изменяется во времени. Этот бит доступен как для записи, так и для чтения. При сбросе МК счетчик таймера останавливается.
TRST	Бит сброса таймера-счетчика Установка этого бита в «1» вызывает сброс таймера-счетчика и сброс битов управления делителем частоты PS2- PS0. Текущий код становится равным $0000, а делитель частоты переводится в состояние КД=1. Бит TRST пред­назначен только для записи. Попытка записать 0 в этот бит не изменит со­стояние бита и не будет иметь никаких других последствий. Бит сбрасыва­ется автоматически по окончании сброса таймера-счетчика.

ТхSC	Регистр управления таймером-счетчиком х
7 6 5 4 3 2 1 0
ТOF	ТOIE	ТSTOP	ТRST		PS2	PS1	PS0
Состояние при сбросе:20h
Имя бита	Назначение бита
PS2-PS0	Биты выбора коэффициента деления Эти биты определяют источник тактирования таймера-счетчика, а также частоту тактирования в случае, если в качестве тактирующего генератора выбран программируемый делитель частоты. PS2 PS1 PS0 Частота тактирования 0 0 0 fBUS/1 0 0 1 fBUS/2 0 1 0 fBUS/4 0 1 1 fBUS/8 1 0 0 fBUS/16 1 0 1 fBUS/32 1 1 0 fBUS/64 1 1 1 внешний генератор, подключенный ко входу TxCLK Эти биты доступны для чтения изаписи

Продолжение таблицы 3.1

Для управления таймером-счетчиком модуля TIM08 предусмотрены пять регистров специальных функций:

TxSC - регистр управления таймером-счетчиком «х», где «х» - имя модуля процессора событий МК (для TIM1 х=1, для TIM2 х=2);

TxMODH - регистр периода таймера-счетчика (старший байт);

TxMODL - регистр периода таймера-счетчика (младший байт);

TxCNTH - регистр текущего значения таймера-счетчика (старший байт);

TxCNTL - регистр текущего значения таймера-счетчика (младший байт).

Рис. 3.1. Структурная схема процессора событии ТIМ08 МК MC68H0908GP32

Каждый канал захвата/сравнения в составе процессора событии связан с одним выво­дом МК (см. рис. 3.1). Вывод обозначают TxCHi, где i – порядковый номер канала захвата/ сравнения в составе процессора событии х. Например, T1СНО – вывод канала 0 процес­сoра событий ТIМ1. В режиме захвата аппаратные средства канала захвата/сравнения фиксируют моменты времени, когда логический сигнал на входе TxCHi_К изменяет свое со­стояние. В режимах выходного сравнения и широтно-импульсной модуляции (ШИМ) канал захвата/сравнения формирует импульсный сигнал с заданными временными параметрами на выходе TxCHi. Направление передачи сигнала по линии TxCHi (вход или выход) определяется инициализацией каналов захвата/сравнения на тот или иной режим. Несмотря на то, что работа линии ТхСНi в составе процессора coбытий является альтернативной функцией линии одного из портов ввода/вывода МК, состояние регистра направления пе­редачи порта DDRx в этом случае значения не имеет.

Программно-логическая модель каждого канала захвата/сравнения включает три ре­гистра: 16-разрядный регистр данных канала i (TxCHiH и TxCHiL – старший и младший байты этого регистра) и регистр управления каналом i – ТХSС1. Функция регистра данных определяется режимом работы канала захвата/сравнения, регистр управления TxSCi служит для выбора этого режима и для обслуживания прерываний по запросам модуля

захвата/сравнения.

В режиме входного захвата аппаратные средства модуля следят за уровнем сигнала на входе TxCHi микроконтроллера (рис. 3.2).

При изменении уровня логического сигнала с «0» на «1» или наоборот вырабатыва­ется строб записи, и текущее состояние таймера-счетчика временной базы копируется в 16-разрядный регистр данных TxCHi. канала захвата/сравнения. Событие захвата от­мечается установкой в п1» флага CHiF в регистре управления каналом с номером i. Этот флаг может быть считан программно, а если прерывания по событию канала i разрешены (флаг СНi1Е в регистре управления установлен), то модуль процессора событий выс­тавляет запрос на прерывание. Предусмотрены три типа изменения сигнала на входе TxCHi МК, которые воспринимаются модулем захвата/сравнения, как событие захвата:

1)передний (нарастающий) фронт сигнала;

2)задний (падающий) фронт сигнала;

3)любое изменение логического уровня сигнала.

Выбор типа события захвата для модуля определяется битами ELSiB:ELSiA регистра

управления каналом TxSCi.

В режиме выходного сравнения аппаратные средства модуля непрерывно сравнива­ют изменяющийся во времени код таймера-счетчика с кодом, который записан в 16-раз-рядный регистр данных TxCHi модуля захвата/сравнения i (рис. 3.3).

В момент равенства кодов аппаратные средства модуля устанавливают на выходе микроконтроллера TxCHi заданный уровень логического сигнала либо изменяют этот уровень на противоположный. При наступлении события выходного сравнения в регист­ре управления канала TxSCi устанавливается в «1» флаг CHiF, тот же, что и при настyп­лении события захвата. Аналогично предыдущему случаю этот флаг вызывает форми­рование запроса на прерывание, если прерывания от модуля i разрешены. Предусмот­рены три типа изменения сигнала на выходе TxCHi МК в момент события выходного

сравнения:

1)инвертирование сигнала на выходе;

2)установка низкого логического уровня;

3)установка высокого уровня.

Выбор типа изменения выходного сигнала для модуля определяется битами ELSiB:ELSiA регистра управления каналом TxSCi

Рис. 3.2. Временные диаграммы работы канала процессора событий в режиме захвата.

Рис.3.3. Временные диаграммы работы канала процессора событий в режиме небуферированного выходного сравнения

При работе в режиме выходного сравнения могут возникать нарушения алгоритма работы канала захвата/сравнения, приводящие к неправильному формированию сигна­ла на выходе TxCHi модуля. Причиной таких сбоев является изменение величины кода сравнения в процессе работы канала, а также конечное время выполнения программы перезагрузки кода сравнения в регистр данных канала TxCHi. Например, событие выход­ного сравнения еще не произошло, когда код в регистре данных TxCHi был изменен на меньшее значение (рис. 3.4). Причем это значение таково, что текущий код таймера-­счетчика превышает его. В результате в текущем периоде работы таймера-счетчика события выходного сравнения уже не произойдет, так как равенство кодов наступит только в следующем периоде работы таймера-счетчика. Подобная ситуация исключается при использовании режима буферированного выходного сравнения.

В режиме буферированного выходного сравнения каналы захвата/сравнения объе­диняются в пары: канал 0 с каналом 1 (канал 2 с каналом 3, канал 4 с каналом 5 - в дру­гиx МК семейства НС08). Канал с нечетным номером работает в режиме выходного срав­нения. Канал с четным номером переводится в нерабочее состояние, и его нельзя ис­пользовать ни в каком из режимов работы. Вывод TxCHi МК, принадлежащий каналу с четным номером, автоматически конфигурируется в режим обычной линии ввода/выво­да. Далее для определенности рассмотрим логику работы на примере пары 0 и 1. Сразу после инициализации в качестве источника кода сравнения модуль 0 использует регист­ры данных ТХСНО, принадлежащие модулю 0. После того, как событие сравнения произошло, в качестве источника кода сравнения могут использоваться как регистры дан­ных канала 0, так и регистры данных канала 1. Выбор регистра данных осуществляется модулем автоматически: используется та пара регистров данных, в которую запись была произведена последней. По этой причине не следует новое значение кода сравнения записывать в текущий активный регистр данных канала. Эта операция в соответствии с принципом действия режима буферированного сравнения фактически переведет канал в режим небуферированного выходного сравнения. Никаких сбоев формирования сигна­ла на выходе ТхСНi в режиме буферированного выходного сравнения не возникнет, если:

· производить запись нового кода сравнения в регистр неактивного канала;

· выполнять эту операцию в подпрограмме прерывания по событию выходного сравне­ния обслуживаемого канала.

Рис. 3.4. Временные диаграммы работы канала процессора событии в режиме небуферированного выходного сравнения. Ошибка формирования по причине изменения кода сравнения

Назначение режима буферированного выходного сравнения производится установ­кой бита MSiB в регистре управления каналом с номером i=0. Регистр управления кана­ла 1 в этом случае не оказывает влияния на работу канала 0 в режиме буферированного выходного сравнения. Однако для однозначного определения состояния неиспользуемой в режиме буферированного выходного сравнения линии ТхСН1 канала 1 биты ELSiB:ELSiА регистра управления канала 1 должны быть установлены в «00».

Особенности инициализации каналов захвата/сравнения поясняет табл. 3.2.

Режим небуферированного выходного сравнения может быть использован для полу­чения на выходе модуля TxCHi широтно-модулированного импульсного сигнала. С этой целью следует запрограммировать логику изменения сигнала на выходе TxCHi следую­щим обрезом (рис. 3.5):

· при наступлении события выходного сравнения на выходе ТхСН устанавливается низкий логический уровень;

· при переполнении таймера-счетчика уровень сигнала на выводе инвертируется.

Вы получите ШИМ сигнал, у которого длительность импульса будет изменяться по закону:

где К– код регистра данных канала, f – частота тактирования таймера-счетчика.

Период широтно-модулированных импульсов определяется периодом таймера­-счетчика:

При тактировании таймера-счетчика от внутреннего генератора период таймера-счетчика составляет:

где – коэффициент деления программируемого делителя частоты, – коэффици­ент счета таймера-счета.

Таблица 3.2

Инициализация режимов каналов захвата/сравнения

Биты регистра управления	Режим управления	Опция режима работы
MSiB:MSiA	ELSiB:ELSiA
x0		ТСНi работает в режиме порта ввода/вывода	Hачальное состояние порта – «1»
x1		Начальное состояние порта- «0»
		режим захвата	Активный урoвень - перепад из «0» в «1»
		Активный уровень - перепад из «1» в «0»
		Активный уровень - любое изменение уровня сигнала
		Небуферированное сравнение/ШИМ	Изменяет уровень на противоположный
Устанавливает на выходе «0» при сравнении
		Устанавливает на выходе «1» при сравнении
1x		Буферированное сравнение/Шим	Изменяет уровень на противоположный
1х		Устанавливает на выходе «0» при сравнении
1x		Устанавливает на выходе «1» при сравнении

Коэффициент заполнения у по определению равен отношению длительности импульса к длительности периода ШИМ сигнала:

Рис. 3.5. Временные диаграммы работы канала процессора событии в режиме
небуферированной ШИМ

Из приведенного соотношения следует, что дискретизация коэффициента заполне­ния γ определяется выбранным коэффициентом счета таймера-счетчика. Следовательно, модуль процессора событии ТIМ08 может реализовать ШИМ с дискретизацией коэффициента заполнения вплоть до 16 бит. При необходимости полярность импульсов ШИМ-сигнала может быть изменена. Для этого необходимо при инициализации выбрать следующие опции.

· при наступлении события выходного сравнения на выходе устанавливается высокий

логический уровень;

· при переполнении таймера-счетчика уровень сигнала на выходе инвертируется.

Рассмотренный режим небуферированной ШИМ подвержен сбоям в работе так же, как и режим небуферированного выходного сравнения (рис. 3.5). Так, если вы станете менять код заполнения в течение периода, то при смене большего кода на меньший возможен пропуск момента сравнения и, как следствие, получение единичного коэффициента заполнения. Поэтому режим небуферированной ШИМ следует использовать тех случаях, когда код коэффициента заполнения требуется изменять крайне редко. В остальных случаях следует использовать режим буферированной ШИМ.

Для получения буферированной ШИМ используют режим буферированного выходно­го сравнения, при котором каналы объединяются по парам, и для генерации ШИМ сигна­ла на одном выводе используются регистры сразу двух каналов захвата/сравнения. Вслед­ствие этого число линий с ШИМ-сигналами для любого процессора событии ТIМ08 со­кращается вдвое. Особенности инициализации модулей захвата/сравнения в режиме буферированной ШИМ определяются правилами инициализации канала на режим бу­ферированного выходного сравнения.

Формат регистра управления канала захвата/сравнения приведен в табл. 3.3.

Регистры данных канала ТхСНiН и TxCHiL являются 8-разрядными регистрами, кото­рые доступны для чтения и для записи. Полный перечень регистров двух процессоров событии МК МС68НС908GР32 приведен в табл. 3.4.

Таблица 3.3

Формат регистра TxSCi

TxSCi	Регистр управления каналом i захвата/сравнения
7 6 5 4 3 2 1 0
CHiF	CHi1E	MSiB	MSiA	ELSiB	ELSiA	TOVi	CHiMAX
Состояние при сбросе: 00h
Имя бита	Назначение бита
CHiF	Флаг наступления события в канале захвата/сравнения i Бит наступления события устанавливается в «1», если: • канал установлен в режим захвата внешнего события, и соответствующее изменение уровня сигнала на наблюдаемом входе произошло; • канал установлен в режим выходного сравнения, и момент равенства те‑ кyщего кода таймера-cчетчика коду в регистре данных канала наступил. При попытке сбросав «0» программными средствами флаг CHiF в «0» не устанавливается. Для сброса флага наступления события необходимо выполнить следующую последовательность действий: • прочитать регистр TxSCi при уже установленном флаге CHiF; • записать «0» в бит CHiF. Если следующее событие переполнения произойдет до того момента, когда в бит CHiF запишут «0», то флаг CHiF не сбросится. Таким образом блокируется пропуск возможного запроса на прерывание, в подпрограмме обслуживания которого осуществляется пере- запись значений других регистров модуля. Попытка записать Ж1с в бит CHiF не изменит состояние бита.
CHi1E	Бит разрешения прерывания по событию канала i 1 - прерывания по событию канала разрешены; 0 - прерывания от канала запрещены. Этот бит разрешает генерацию запроса на прерывание, если бит СНIF установлен. Бит доступен как для записи, таки для чтения. При сбросе МК прерывания по запросу канала запрещаются.
MSiB	Бит разрешения буферированного режима сравнения/ШИМ 1 -режим буферированного сравнения/ШИМ разрешен; 0 - модуль работает в режиме небуферированного сравнения/ШИМ. Этот бит может быть установлен в «1» только в модулях с нечетными номе‑ рами i, которые являются «ведущими» в паре каналов, реализующих буферированный режим. Установка бита в Ж1с автоматически запрещает работу канала с четным номером i+1, и вывод ТСН i+1, связанный с каналом i+1 становится обычной линией ввода/вывода. При сбросе МК устанавливается небуферированный режим работы.
MSiA	Бит выбора режима канала i Если значение битом ELSiB и ELSiА не равно «00», то бит МSiА определяет режим работы канала: 1 - канал работает в режиме сравнения/ШИМ; 0 - канал работает в режиме входного сравнения. Если значение битов ELSiB и ELSiA равно «00с, то бит МSiА определяет на‑ чальный логический уровень на выходе TCHi: 1 - начальный логический уровень равен «0»; 0 - начальный логический уровень равен «1». Бит доступен для записи и для чтения. При сбросе МК бит устанавливается в «0».
ELSiB-ELSiA	Биты активного перепада в режиме захвата Если канал i установлен в режим захвата, то эти биты определяют активный перепад сигнала на входе TCHi, при котором устанавливается бит ChiF: 01 -активный уровень -перепад из «0» в «1»; 10 -активный уровень -перепад из «1» в «0»; 11 -активный уровень -любое изменение уровня сигнала. Если канал i установлен в режим выходного сравнения, то эти биты определяют алгоритм изменения сигнала при наступлении события равенства кодов: 01 - инвертирует сигнал на выходе; 10 -устанавливает на выходе «0» при сравнении; 11 -устанавливает на выходе «1» при сравнении. Биты доступны для записи и для чтения. При сбросе МК устанавливается в «00».
TOVi	Бит разрешения переключения выхода при переполнении таймера‑ счетчика/ШИМ Бит TOVi определяет способ изменения сигнала на выходе TCHi при переполнении счетчика таймера, когда модуль работает в режиме сравнения/ШИМ: 1 - выход изменяет состояние на противоположное; 0 - выход не изменяет состояния. Бит доступен для записи и чтения. Сброс МК устанавливает битв «0».
CHIMAX	Бит максимального коэффициента заполнения в режиме ШИМ Этот бит оказывает влияние на работу модуля захвата/сравнения только в режиме ШИМ: 1 – коэффициент заполнения g =1; 0 – коэффициент заполнения определяется кодом регистра данных канала. Бит доступен для записи и для чтения. При сбросе МК бит устанавливается в «0».

Таблица 3.4

Регистры специальных функций модулей процессора событий МК MC68HC908GP32

Модуль ТIМ1	Модуль ТIМ2
Имя регистра	Адрес	Имя регистра Адрес
Таймер-счетчик временной базы 1	Таймер-счетчик временной базы 2
Регистр управления таймером-счетчиком 1	Т1 SC	$0020	Регистр yправлeния таймером-счетчиком 2	Т2$С	$002В
Регистр текущего значения таймера-счетчика 1 (старший байт)	Т1 CNTH	$0021	Регистр текущего значения таймера-счетчика 2 (стар‑ ший байт)	T2CNTH	$002С
Регистр текущего значения таймера-счетчика 1 (младший байт)	Т1 CNTL	$0022	Регистр текущего значения таймера-счетчика 2 (младший байт)	T2CNTL	$002D
Регистр периода таймера- счетчика 1 (старший байт)	TIMODH	$0023	Регистр периода таймера-счетчика 2 (старший байт)	T2MODH	$002Е
Регистр периода таймера- счетчика 1 (младший байт)	T1MODL	$0024	Регистр периода таймера-счетчика 2 (младший байт)	T2MODL	$002F
Канал захвата/сравнения 0	Канал захвата/сравнения 0
Регистр управления каналом 0	T1SC0	$0025	Регистр управления каналом 0	T2SC0	$0030
Регистр данных канала 0 (старший байт)	Т1 СНОН	$0026	Регистр данных канала 0 (старший байт)	Т2СНОН	$0031
Регистр данных канала 0 (младший байт)	Т1 СНОС	$0027	Регистр данных канала 0 (младший байт)	T2CHOL	$0032
Канал захвата/сравнения 1	Канал захвата/сравнения 1
Регистр управления каналом 1	TISC1	$0028	Регистр управления каналом 1	T2SC1	$0033
Регистр данных канала 1 (старший байт)	Т1СН1Н	$0029	Регистр данных канала 1 (старший байт)	Т2СН1Н	$0034
Регистр данных канала 1 (младший байт)	T1 СН1 L	$002А	Регистр данных канала 1 (младший байт)	Т2СН1 L	$0035

Дата добавления: 2015-07-25