Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

Раздел 4. ПЛИС с комбинированной архитектурой

Читайте также:
  1. I Раздел. Общая часть.
  2. II Раздел. Специальная часть.
  3. II. Основной раздел
  4. III. Заключительный раздел
  5. IV Раздел. Экономика производства.
  6. V Раздел. Мероприятия по технике безопасности и противопожарной технике.
  7. V. Наполнение разделов портфолио

 

Структура микросхем семейства FLEX. Логические элементы. Встроенные блоки памяти. Каналы межсоединений. Элементы ввода/вывода. Программные и аппаратные средства проектирования на основе FLEX- устройств.

 

Раздел 5. ПРОГРАММИРУЕМЫЕ ПОЛЬЗОВАТЕЛЕМ ВЕНТИЛЬНЫЕ МАТРИЦЫ

 

Программируемые пользователем вентильные матрицы (FPGA). Основные сведения. Функциональные блоки FPGA. Блоки ввода/вывода FPGA. Системы межсоединений. Настройка FPGA.

 

Раздел 6. СБИС ТИПА «СИСТЕМА НА КРИСТАЛЛЕ»

 

Основные сведения о сверхбольших интегральных схемах (СБИС) типа «система на кристалле». СБИС типа «система на кристалле» с однородной структурой (с полностью синтезированными блоками). СБИС типа «система на кристалле» с блочными структурами (с аппаратными ядрами).

 

Раздел 7. МИКРОСХЕМЫ С ПРОГРАММИРУЕМЫМИ АНАЛОГОВЫМИ И АНАЛОГО-ЦИФРОВЫМИ СТРУКТУРАМИ

 

Общие сведения о микросхемах с программируемыми аналоговыми и аналого-цифровыми структурами. Примеры устройств с массивом программируемых пользователем аналоговых элементов.

 

Раздел 8. ПЛИС ФИРМЫ XILINX

 

CPLD фирмы Xilinx. Архитектурные и схемотехнические особенности семейств CPLD (XC9500, XC9500XL, XC9500XV, CoolRunner XPLA3). Функциональный блок, макроячейка, переключающая матрица, блок ввода-вывода. Особенности практического применения и конфигурирования.

FPGA фирмы Xilinx. Архитектурные и схемотехнические особенности семейств FPGA (Spartan-II, Virtex). Конфигурируемый логический блок, блок ввода-вывода, блочная память, программируемая трассировочная матрица, распределение сигналов синхронизации. Особенности практического применения.

 

Раздел 9. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ НА БАЗЕ ПЛИС ФИРМЫ XILINX С ИСПОЛЬЗОВАНИЕМ ПАКЕТА

WEBPACK ISE

 

Интегрированный пакет проектирования ПЛИС WebPACK ISE. Назначение, возможности, требования к системе. Этапы проектирования цифровых устройств на базе ПЛИС Xilinx. Структура проекта в САПР WebPACK ISE. Работа с навигатором проекта пакета WebPACK ISE. Создание нового проекта в САПР WebPACK ISE.

Подготовка нового модуля исходного описания проекта в среде пакета WebPACK ISE. Варианты исходного описания проекта. Создание принципиальной схемы c помощью схемотехнического редактора.

Ввод временных и топологических ограничений проекта. Синтез проекта с использованием средств пакета WebPACK ISE. Анализ отчетов. Отладка проекта. Симулятор. Функциональное моделирование.

Размещение и трассировка проектов, реализуемых на базе семейств ПЛИС CPLD фирмы Xilinx, в пакете WebPACK ISE. Проверка проекта с помощью временного моделирования.

 


Дата добавления: 2015-11-30; просмотров: 52 | Нарушение авторских прав



mybiblioteka.su - 2015-2024 год. (0.007 сек.)