Студопедия
Случайная страница | ТОМ-1 | ТОМ-2 | ТОМ-3
АрхитектураБиологияГеографияДругоеИностранные языки
ИнформатикаИсторияКультураЛитератураМатематика
МедицинаМеханикаОбразованиеОхрана трудаПедагогика
ПолитикаПравоПрограммированиеПсихологияРелигия
СоциологияСпортСтроительствоФизикаФилософия
ФинансыХимияЭкологияЭкономикаЭлектроника

Применение блокирующих напряжений

Использование блокирующей логики. | Применение параллельных зависимых проверок | Сокращение числа тестовых входов. | Двухуровневое сканирование. | Характеристики систем диагностирования | Системы контроля в современных ЭВМ | Применение аналоговых сигнатурных анализаторов | Работа с торцевыми разъемами | Входные цепи защиты | Набор альтернативных сигнатур |


Читайте также:
  1. III.Применение производной
  2. XLV. Охрана труда при выполнении работ в электроустановках с применением автомобилей, грузоподъемных машин и механизмов, лестниц
  3. Абзацы отделяются друг от друга одним маркером конца абзаца (применение этого символа в других целях не допускается);
  4. Б. Применение гранулированных противогельмнтных и противомикозных пищевых добавок для поддержания чистоты организма.
  5. Векторная диаграмма токов и топографическая диаграмма напряжений
  6. Векторная диаграмма токов и топографическая диаграмма напряжений
  7. Виды стеновых материалов. Основные свойства, применение.

Локализаторы неисправностей PFL имеют выходные клеммы, с которых на тестируемое устройство могут подаваться специальные "блокирующие" напряжения (guard яvoltage) высокого и низкого логических уровней. Точное размещение блокирующих напряжений на тестируемом устройстве разрешает работу испытываемого компонента и блокирует функционирование других. Рассмотрим это положение на примере представленной ниже цепи - предположим, что в наличии дефекта подозревается чип ОЗУ - U3.

 

Изолируйте U3 подачей блокирующих напряжений на входа CHIP ENABLE ИМС - U1 и U2. Микросхемы U1, U2 и U3 являются параллельно подключенными к шинам адреса и данных чипами ОЗУ. В случае нормальной работы дешифратор U4 имеет лишь один выходной контакт, на котором присутствует уровень логического нуля, разрешая работу чипам U1, U2 и U3.

Для испытания ИМС с помощью локализатора неисправностей в режиме внутрисхемного тестирования к компоненту U3 подсоединяется тестовая клипса. Когда локализатор PFL испытывает устройство, на него в течение нескольких миллисекунд подается напряжение питания и испытательные сигналы. В связи с тем, что чипы U2 и U3 соединены с тестируемым компонентом параллельно, они также активизируются локализатором. Мы можем блокировать их работу, подавая на их входа СЕ блокирующее напряжение высокого логического уровня - в результате этого, эти чипы будут находиться в высокоимпедансном, по отношению к общей шине, состоянии. Локализатор неисправностей PFL имеет клеммы, с которых на тестируемое устройство могут подаваться блокирующие напряжения высокого и низкого логических уровней, причем, эти уровни не будут изменяться в течение всего теста.

Аналогичным образом могут быть отключены и другие подсоединенные к шине компоненты - вы можете блокировать любое, необходимое для изоляции тестируемого элемента, количество компонентов. Другими словами, для корректного тестирования, подсоединенного к общей шине компонента, необходимо блокировать работу всех элементов, подключенных к нему параллельно.

 


Дата добавления: 2015-09-02; просмотров: 32 | Нарушение авторских прав


<== предыдущая страница | следующая страница ==>
Устройства с тремя логическими состояниями| Отключение тактовых импульсов.

mybiblioteka.su - 2015-2024 год. (0.006 сек.)