В чем заключается принцип обнаружения ошибок при передаче и хранении информации с помощью схем контроля четности? 2 страница

3. 4.

5. 6.

7. 8.

9. 10.

11. 12.

13. 14.

и определяем их место в карте Вейча (рис. 4.38).

4. Для входов J и К всех триггеров заполняем карты Вейча и производим объединение клеток (рис. 4.39).

5. Записываем МДНФ для входов J и К всех триггеров:

. .

. .

.

6. Переходим к базису И-НЕ и определяем требуемое количество логических элементов.

. .

.

.

.

7. Определяем общее количество компонентов.

В итоге схема счетчика должна содержать: 4 JK-триггера, 6 элементов 2И-НЕ и 1 элемент 3И-НЕ.

8. Подбираем микросхемы: по две микросхемы КР1533ТВ6, КР1533ЛА3 и одна микросхема КР1533ЛА4.

9. Строим схему счетчика в базисе И-НЕ (рис. 4.41).

10. Составляем перечень элементов к этой схеме (табл. 4.5):

Табл. 4.5

Поз. обозначение	Наименование	Кол.	Примечание
D1,D2	КР1533ТВ6
D3	КР1533ЛА3
D4	КР1533ЛА4		2 элем. не использ.
D5	КР1533ЛА3		2 элем. не использ.

Примеры работы микросхем счетчиков.

Рассмотрим работу микросхемы КР1533ИЕ9 (аналог - микросхема SN74ALS160А фирмы "Texas Instruments"), изображенной на рис. 4.43, в различных режимах. Указанная микросхема представляет собой суммирующий декадный (с коэффициентом счета N = 10) счетчик с предустановкой.

Укажем назначение выводов:

CLK – счетный вход.

CLR – асинхронный вход сброса.

В данном счетчике имеется возможность начинать счет импульсов не с 0, а с любого другого числа в пределах его коэффициента счета. Для этого в счетчике есть специальные информационные входы A,B,C,D предварительной загрузки (предустановки) кода того числа, с которого необходимо начинать счет, причем такая загрузка производится при активном уровне сигнала на входе LOAD (загрузка) по синхроимпульсу на входе CLK.

ENT (enable T - разрешение счета) и ENP (enable P - разрешение переноса) – входы, используемые лишь при каскадном соединении счетчиков (см. § 4.13). В режиме счета на этих входах должен поддерживаться уровень логической 1.

QA,QB,QC,QD – выходы, где формируется результат подсчета импульсов в двоичном коде.

RCO – выход окончания счета или выход переноса (carry out). Здесь устанавливается активный уровень при достижении конца счета, когда на выходах QA,QB,QC,QD появляется код 1001 последнего числа цикла – 9.

Пример 1. Указать значения сигналов на всех выводах микросхемы для сброса. Ответ приведен на рис. 4.43.

В результате выполнения данной операции на выходах QA,QB,QC,QD должны установится уровни логического 0. Для этого достаточно на асинхронный вход сброса CLR подать активный сигнал логического 0. Так как вход CLR асинхронный и всегда обладает приоритетом, то указанный сигнал 0 заблокирует все остальные входы, поэтому значения сигналов здесь будут безразличны. Установленный на выходах QA,QB,QC,QD код 0000 – это, естественно, не конец счета, поэтому на выходе RCO появляется пассивный сигнал 0.

Контрольные вопросы:

1.Основное назначение счетчика.

2.Что такое цикл счетчика?

The glossary

Қазақша	Орысша	Ағылшынша
	счетчик на триггерах	flip-flop counter
	предустановка	presetting
каскадтық қосу		cascade connection
бірлік		unity
ондық		decade

Задание для СРС

1.Изменение цикла микросхем счетчиков Л.1, стр.140

2.Каскадное соединение счетчиков.Л.1, стр.143.

Задание для СРСП

По индивидуальному заданию выполнить синтез и анализ работы счетчика.

ЛЕКЦИЯ 12. Запоминающие устройства.

Запоминающие устройства нам уже встречались. Простейшими ЗУ являются регистры и регистровые файлы, но они могут хранить сравнительно небольшое количество информации: любой регистр способен хранить лишь одно кодовое слово, регистровый файл – несколько кодовых слов, но обычно в пределах четырех. Если же ставится задача хранения большого количества информации в виде 8 и более кодовых слов, то используются специальные микросхемы памяти, которые и получили название: запоминающие устройства (ЗУ). Основой структуры любого ЗУ являются ячейки, в каждой из которых хранится одно кодовое слово. Такие микросхемы играют исключительно важную роль практически в любых блоках цифровой аппаратуры, поэтому в общем объеме выпуска цифровых ИМС занимают около 40%.

Укажем систему обозначений и маркировки микросхем ЗУ, имеющихся в российских стандартах:

Тип ЗУ	Маркировка микросхемы	Обозначение в условном графическом изображении
статические ОЗУ	РУ	RAM
динамические ОЗУ	DRAM
МПЗУ	РЕ	ROM
ППЗУ	РР	PROM
РПЗУ ЭС	РТ	EEPROM
РПЗУ УФ	РФ	EPROM
ассоциативные ЗУ	РА	САМ

Основные параметры ЗУ.

Все параметры, характеризующие работу ЗУ, условно делятся на три группы: классификационные, статические и динамические. Приведем некоторые, наиболее важные для пользователя параметры:

1. Классификационные.

§ N – количество ячеек. Как уже было сказано в предыдущем параграфе, ячейки являются основой структуры любого ЗУ, и в каждой ячейке хранится одно кодовое слово.

§ n – разрядность. Показывает, какое максимальное количество разрядов может содержать любое кодовое слово, хранящееся в микросхеме ЗУ.

§ М – информационная емкость. Определяет максимальное количество единиц информации, которое способно хранить данное ЗУ. Как известно (см. § 4.1), единицей измерения количества информации, а, следовательно, и информационной емкости микросхем ЗУ, является "бит". Но это очень малая величина, поэтому практически всегда используются кратные единицы:

1 байт = 8 бит.

1 Кбайт (килобайт) = 2¹⁰ = 1024 байт.

Пример 1. Показать значения сигналов на входах и выходах микросхемы при записи кодового слова 0100 в ячейку с адресом 1101.

Ответ указан на рис. 4.59а. Адрес нужной ячейки 1101 устанавливается на адресных входах "А", само кодовое слово 0100 подается на информационные входы DI. На входе CS устанавливается разрешающий доступ к ячейкам активный уровень логического 0, на вход подается определяющий режим записи сигнал 0.

Состояния выходов DO различных микросхем ОЗУ в режиме записи могут быть следующими:

- на всех выходах устанавливаются либо уровни логического 0, либо уровни логической 1 (из справочных данных);

- кодовое слово, которое подается на информационные входы DI, устанавливается и на выходах (также по справочным данным);

- микросхемы с тремя состояниями выходов (знак в изображении) устанавливаются в Z-состояние (на выходах указываются знаки: Z или R_off – см. § 1.9).

Так как в данном случае мы как раз рассматриваем микросхему с тремя состояниями выходов, то она и переходит в Z-состояние.

Пример 2. Показать значения сигналов на входах и выходах микросхемы в режиме хранения информации.

Ответ показан на рис. 4.59b. Для перехода к режиму хранения достаточно установить пассивный уровень сигнала 0 на входе CS, который запрет дешифратор строк и закроет доступ ко всем ячейкам. Запись и считывание в этом случае будут невозможны, поэтому значения сигналов на остальных входах (DI, A и ) безразличны.

Состояния выходов DO различных микросхем ОЗУ в режиме хранения могут быть следующими:

- на всех выходах устанавливаются либо уровни логического 0, либо уровни логической 1 (из справочных данных);

- микросхемы с тремя состояниями выходов устанавливаются в Z-состояние.

Так как в данном случае мы как раз рассматриваем микросхему последнего вида, то она и переходит в Z-состояние.

Пример 3. Показать значения сигналов на входах и выходах микросхемы при считывании кодового слова 0100 из ячейки с адресом 1101.

Ответ показан на рис. 4.60. Адрес нужной ячейки 1101 подается на адресные входы "А". На входе CS устанавливается разрешающий доступ к ячейкам активный уровень логического 0, на вход подается определяющий режим считывания сигнал 1, и на выходах DO появляется считанный из выбранной ячейки код 0100. Сигнал 0 на входе будет запрещающим для режима записи, поэтому значения сигналов на входах DI безразличны.

Построение ЗУ

заданной емкости и разрядности.

Разрядность и информационная емкость даже самых больших ЗУ иногда оказывается недостаточной. Это приводит к необходимости использования нескольких микросхем, определенным образом соединенных между собой. Целью данного параграфа и является рассмотрения принципа построения ЗУ большой емкости, составленного из нескольких микросхем. При постановке подобной задачи обычно задается требуемые информационная емкость и разрядность, а также оговаривается элементная база.

Рассмотрим конкретный пример: построить статическое ОЗУ емкостью 32 Кбайта для хранения 16-разрядных кодовых слов на микросхемах КР537РУ8 (аналог – микросхема HM6516 фирмы Harris Semiconductor).

Дано: Требуемая информационная емкость Кбайт = бит.

Требуемая разрядность: .

Параметры одной микросхемы КР537РУ8 (из справочника): информационная емкость Кбайт бит; разрядность . Если в справочнике не указано количество ячеек N, то из знакомого нам соотношения его можно определить: .

Р е ш е н и е:

1. Для обеспечения требуемой разрядности микросхемы соединяются в линейки. Определим количество микросхем в каждой линейке:

.

В одной микросхеме каждой линейки будет хранится первая половина (8 разрядов) любого кодового слова, в другой – вторая половина (тоже 8 разрядов).

2. Общее количество микросхем:

.

3. Количество линеек:

.

4. Для управления этими линейками в общую схему ЗУ придется ввести дополнительное ЦУ – дешифратор линеек. Он будет иметь 8 выходов по количеству линеек, а количество входов из соотношения получается равным .

На входы Будет подаваться трехразрядный код нужной линейки, в которую производится запись или из которой идет считывание.

Информационные входы DI микросхем одной линейки выводятся раздельно, так как в каждой микросхеме хранится только часть кодового слова (в данном случае - половина). А информационные входы микросхем разных линеек соединяются вместе, поскольку дешифратор все равно включит только одну линейку. Аналогично организуются и информационные выходы DO.

Контрольные вопросы:

1.Назначение ЗУ.

2.Общие понятия и классификация ЗУ.

The glossary

Қазақша	Орысша	Ағылшынша
	буфер данных	data buffer
	буферное устройство	buffer unit
	вход выбора режима работы (чтение/запись) -	WR/RD (write/read)

Задание для СРС

1.ПЗУ и статические ОЗУ. Л.1, стр.149-152.

2.Работа микросхем адресных ОЗУ.Л.1, стр.153.

Задание для СРСП:

По индивидуальному заданию выполнить синтез и анализ работы ЗУ заданной емкости и разрядности.

ЛЕКЦИЯ 13-14. Системы управления.

При разработке систем управления используются два принципиально разных подхода:

1. Принцип схемной (жесткой) логики. Здесь в процессе проектирования подбираются микросхемы и разрабатывается такая схема их соединения, которая обеспечивает функционирование системы для управления каким-то одним, строго определенным процессом (или несколькими, но, как правило, не очень сложными), происходящим в аппаратуре. Например, для автоматического выбора диапазонов и настройкой на заданные частоты в радио- и телеприемниках, запоминания номеров наиболее часто вызываемых абонентов и организацией повторных вызовов в телефонных аппаратах и т.д.

2.
Принцип программируемой логики. В этом случае с помощью одной или нескольких БИС строится универсальное устройство, способное решать множество самых разнообразных задач по комплексному управлению работой аппаратуры. По своему основному узлу – микропроцессору (МП) – такие УУ обычно называют микропроцессорными системами управления (МПС). Например, МПС сейчас используются для управления работой целых АТС (электронных и квазиэлектронных), усилительных подстанций и радиорелейных станций, кабельных и радиорелейных магистралей и т.д.Любое УУ связано с аппаратурой, для управления которой оно и предназначено, в основном двумя группами цепей (рис. 5.1):

1. Управляющие цепи , , , …, , идущие от УУ к аппаратуре. Появление активного сигнала в одной управляющей цепи " Y " вызывает срабатывание соответствующего ЦУ в аппаратуре, выполняющего нужную микрооперацию (МО), которую разделить на более простые действия невозможно. Активный сигнал на любом управляющем выходе Y может одновременно поступать на два или более цифровых устройства в аппаратуре и вызывать их одновременное срабатывание. Такая совокупность активных сигналов с какого-либо выхода Y управляющего устройства, под действием которых происходит одновременное выполнение нескольких МО в разных узлах аппаратуры в одном тактовом интервале, называется микрокомандой (МК). Последовательность определенного количества МК, необходимых для решения поставленной задачи (напоминаем, что для нас – это задача управления работой аппаратуры), называется микропрограммой (МП) решения этой задачи.

2. Цепи обратной связи , , , …, сигналов " флагов " (признаков), которые формируются в аппаратуре и идут к УУ. При формировании управляющих сигналов на выполнение очередной микрооперации УУ очень часто должно учитывать результат предыдущей МО. В этом случае полученный в аппаратуре результат МО в виде сигнала флага " Х " по соответствующей цепи обратной связи поступает в УУ, которое вырабатывает очередные управляющие сигналы уже с учетом этого флага.

Синтез и анализ работы УУ

со схемной логикой.

УУ со схемной логикой по своей структуре более простые, поэтому мы с них и начнем. Для разработки схемы такого УУ необходимо знать только одно: алгоритм функционирования аппаратуры (то есть последовательность выполнения операций в этой аппаратуре), для управления работой которой и будет предназначено данное УУ.

Определяем количество состояний А₀, А₁, А₂ и т.д., в которых могут находиться узлы аппаратуры в процессе работы, и указываем их в алгоритме (рис. 5.2).

Начальное состояние обозначим А₀. В дальнейшем каждая микрокоманда Y вызовет срабатывание одного или нескольких устройств аппаратуры, и состояние их меняется: после – A₁, после – А₂, после – А₃. В момент окончания работы аппаратура должна возвратиться в исходное состояние А₀ и быть готовой к выполнению следующего цикла работы с новыми исходными данными.

Определяем количество и вид триггеров в регистре состояний.

Для запоминания состояний, в которых будут находиться узлы аппаратуры в отдельных тактовых интервалах, введем в УУ запоминающее устройство – регистр состояний. Количество триггеров в этом регистре n из соотношения 2ⁿ ≥ А (где А = 4 – количество состояний) получается равным: n = 2. Как известно, для построения регистра в принципе можно использовать любые триггеры, но в данном случае они должны быть обязательно синхронными для тактирования работы УУ. Возьмем, например, синхронные JK-триггеры.

Таблица истинности регистра состояний (табл. 5.1).

Табл. 5.1

Состояния	Код состояния на выходах регистра
Q1	Q0
А0
А1
А2
А3

Здесь каждому состоянию присвоим свой (в данном случае двухразрядный) код, который и будет храниться на выходах регистра и . Какой конкретно код какому состоянию присвоить – в принципе безразлично, но лучше всего – код номера состояния.

Разрабатываем граф-схему переходов (рис. 5.3).

Здесь, пользуясь алгоритмом (см. рис. 5.2), кружками обозначаем состояния А, стрелками (каждая такая стрелка называется: граф перехода) – переходы из одного состояния в другое ближайшее. Рядом с каждой стрелкой указываем условия данного перехода: какие требуются микрокоманды Y и какие флаги Х нужно при этом учесть (если переход выполняется при условии X=1, то указываем просто: Х; если же Х = 0, то указываем: . Пронумеруем все переходы в любой последовательности: хотя бы так, как на рис. 5.3.

Составляем таблицу истинности УУ (табл. 5.2):

Табл. 5.2

Номер перехода

Состояния

Флаги

МК

Сигналы на входах триггеров регистра состояний

предыдущее

последующее

А

Q1

Q0

A

Q1

Q0

Х

Y

J1

K1

J0

K0

A0

A1

-

x

x

A1

A2

x

x

A1

A2

-

x

x

A2

A3

-

x

x

A3

A1

-

x

x

A3

A0

-

x

x

П р и м е ч а н и е: сигналы на входах триггеров регистра состояний определяются по таблице переходов соответствующих триггеров (см. табл. 4.4 из § 4.11).

Определяем порядок заполнения карт Вейча.

Для каждой строки табл. 5.2 записываем многочлены СДНФ:

1. 2. 3. 4. 5. 6.

и определяем их место в карте Вейча (рис. 5.4).

Для входов J и К всех триггеров заполняем карты Вейча и производим объединение клеток (рис. 5.5).

Для сейчас карту Вейча чертить не обязательно (см. § 4.11), так как сразу по табл. 5.2 видно, что не содержит нулевых значений и, следовательно, будут заполнены и объединены все 16 клеток.

Записываем МДНФ для входов J и К всех триггеров:

; ; .

Переходим к базису И-НЕ и определяем требуемое количество элементов:

Дата добавления: 2015-08-20