Элементная баз IBМ РС/ХТ/АТ - совместимых ПК 3 страница

RESET4 ("Reset_4")

Сигнал определяет сброс устройств системы. Вырабатывается устройством сброса процессора и системы СБИС 82С301 при активизации входного сигнала. Синхронизирован с тактовой частотой процессора. Для анализируемого устройства передается на СБИС 82С302 и 82С206, контроллер клавиатуры 8042 и разъемы расширения системной шины. Кроме того, передается на буфер шины управления СБИС 82А306 для формирования сигналов RESETB и RDRV

RESETB ("Reset_B")

(RESET4B)

Сигнал сброса, формируется на СБИС 82А306 с использованием входного сигнала RESET4 (поступает на вход RESET СБИС 82А306). В анализируемом устройстве сигнал RESET4B применяется для сброса контроллера клавиатуры 8042 и СБИС 82С302

("ROM_Chip_Select")

Сигнал выбора ПЗУ (системный BIOS). Формируется логическим устройством управления циклами доступа к памяти СБИС 82С302 (для анализируемое устройства с вывода выставляется сигнал , поступающий на входы выбора микросхем ПЗУ). Активный - низкий уровень сигнала

SAO-SA23 ("Sestem_Address_Bus")

Системная шина адреса. Используется для адресации памяти и устройств ввода/вывода. Защелкивание адреса производится по спаду сигнала BALE. Наличие сигнала высокого уровня сигнала BALE указывает, что на шине сформирован адрес. Адресная информация на линии SAO-SA23 разъемов расширения системной шины может выставляться со стороны центрального процессора, системы ПДП СБИС 82С206 или устройства управления регенерацией памяти. В формировании адресной информации на системную шину принимают участие адресные буферы СБИС 82АЗОЗ и 82А304. На линии SAO-SA23 адресную информацию могут формировать другие ведущие, которые устанавливаются на периферийных платах. В данной системе выводы А24 - А26 СБИС 82АЗОЗ не используются

("System_Address_High_Enable")

Сигнал определяет выбор формирователей системной шины адреса. Является входным сигналом СБИС 82АЗОЗ. Активный -низкий уровень сигнала . В данном устройстве не используется

SALE ("System_Address_Latch_Enable")

Сигнал выбора строба адреса. Вырабатывается подсистемой управления шиной СБИС 82С301. Передается на СБИС 82А306, где используется в формировании своей копии сигнала BALE

("System_Bus_High_Enctble")

Сигнал разрешения передачи (при =0) по разрядам 8—15 шины данных. Соединяет буфер шины управления СБИС 82А306 с соответствующим контактом разъемов расширения системной шины

SCLK (‘ 'System_Clock")

Системный синхросигнал. Генерируется формирователем синхросигналов СБИС 82С301. Используется для тактирования циклов прямого доступа, поступая в подсистему ПДП СБИС 82С206. Частота синхронизации ПДП может соответствовать частоте SCLK или SCLK/2 (определяется установкой бита выбора частоты для подсистемы ПДП). Кроме того, синхронизирует выходной сигнал СБИС 82А306

SD0-SD15 ("System_Data_Bus")

Системная шина данных. Для данного устройства выводы SD СБИС 82В305 соединяются с линиями RD, а те, в свою очередь, проходя через внешние буферы, формируют шину SD0—SD15. Линии SD0—SD15 выводятся на разъемы расширения системной шины

SDIR ("System_Data_Direction")

Сигнал определяет направление передачи между системной, локальной шинами данных и шиной данных памяти. Наличие сигнала высокого уровня указывает на вывод данных микропроцессором, сигнала низкого уровня — на ввод данных. Вырабатывается подсистемой управления шиной СБИС 82С301. Передается в устройство управления шиной данных в составе СБИС 82А305

("State_Machine_Command_Delay")

Сигнал определяет задержку выдачи сигналов управления шиной для различных циклов от 0 до трех процессорных тактов. Число тактов устанавливается программно. Сигнал вырабатывается подсистемой управления, шиной СБИС 82С301 и передается в СБИС 82С302. Активный — низкий уровень сигнала

("System_Memory_Read")

Сигнал считывания только для младшего мегабайта памяти. Генерируется на СБИС 82А306 и передается на разъемы расширения системной шины. формирование сигнала возможно при активизации сигнала LMEGSC. Инициатором выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С206. Активный -низкий уровень сигнала

("System_Memory_Write")

Сигнал записи только для младшего мегабайта памяти. Генерируется на СБИС 82А306 и передается на разъемы расширения системной шины. Формирование сигнала возможно при активизации сигнала . Инициаторами выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С206. Активный — низкий уровень сигнала

SPKDATA ("Speaker_Data")

Определяет разрешение поступления сигнала с канала 2 таймера на громкоговоритель. Выдается с периферийного порта В

SYSCLK ("System_Clock")

Системный синхросигнал, формируется на СБИС 82А306 и передается на разъемы расширения системной шины. Является буферированной копией синхросигнала ATSCLK

("Test")

TEST

Входные сигналы СБИС 82A304 и 82С206. Могут быть использованы для целей диагностики. В анализируемом устройстве данные входы не имеют применения

TMRGATE ("Timer_Gate")

(GATE2)

Сигнал разрешения счета канала 2 интервального таймера. Формируется периферийным портом В СБИС 82С301. Поступает на вход GATE2 разрешения счета канала 2 интервального таймера СБИС 82С206. На выходе данного канала формируется звуковой сигнал

TMROUT2 ("Timer_0ut_2")

Сигнал с выхода счетчика 2 интервального таймера в СБИС 82С206 (выход OUT2). Передается в периферийный порт В СБИС 82С301, где используется для формирования выходного сигнала SPKDATA

ТС ("Termin.al_Count")

Сигнал окончания счета. Активизируется системой ПДП СБИС 82С206 и принимается устройством, приславшим запрос на прямой доступ. Это сообщает ему о завершении цикла прямого доступа к памяти при передаче массивов данных по каналам ПДП

W/ ("Write_Parity_Enable")

Сигнал разделяет циклы записи (высокий уровень) и чтения (низкий уровень). Является одним из сигналов, определяющих тип цикла шины. формируется микропроцессором 80386. Передается в подсистему управления шиной СБИС 82С301, которая в соответствии с типом цикла шины выдает сигналы управления. Кроме того, он является входным сигналом устройства защелок адреса и сигналов состояния процессора СБИС 82С302

("Wrire_Parity_Enable")

Сигнал разрешения записи бит контроля четкости. Является входным сигналом СБИС 82А306. В анализируемом устройстве не имеет применения

ХА0-ХА26 ("External_Address_Bus")

Периферийная (внешняя) шина адреса. Источниками генерации адреса на системной плате являются микропроцессор, подсистема ПДП СБИС 82С206 или устройство управления регенерацией памяти. Кроме того, адрес может быть сформирован вероятным альтернативным ведущим на периферийной плате. Адресный сигнал ХА0 устанавливается в низкий уровень при активизации разрядов DO-D7 16-разрядной шины данных. Адресный сигнал ХА1 устанавливается в низкий уровень для всех четных слов и переходит в высокий уровень для всех нечетных 16—разрядных слов. Сигналы ХА0 и ХА1 вырабатываются при участии входных сигналов ВЕ0 — ВЕЗ. В данной системе линии ХА24 — ХА26 не имеют применения

("Extemal_Address_High_Enable")

Сигнал определяет разрешение формирователей внешней шины адреса. Является входным сигналом СБИС 82АЗОЗ. Активный — низкий уровень сигнала ХАНЕ. В данном устройстве вывод. не используется

("External_Bus_High_Enable")

Сигнал переходит низкий уровень (активный) при активизации разрядов D8 — D15 шины данных. Принадлежит периферийной шине управления. Формируется подсистемой управления шиной СБИС 82С301 или 82А306 буферированием сигналов

XD0-XD7 ("Extemal_Data_Bus")

Периферийная шина данных. Соединяет СБИС 82С301, 82В305, 82С206 и контроллер клавиатуры 8042. В СБИС 82С306 линии XD7—XD7 наряду с функциями обмена данными имеют следующее назначение: а) в циклах ПДП на них выставляется информация, соответствующая старшему байту адреса памяти (для 8-разрядных пересылок — разрядам А8—А15 адреса; для 16-разрядных пересылок - разрядам А9—А16 адреса); б) в заключительной фазе циклов подтверждения прерывания на них выставляется номер вектора прерывания, считываемый центральным процессором; в) при обращении к устройству часов реального времени линии XD0—XD7 являются как линиями адресуемой ячейки, так и линией данных, по которым идет обмен необходимой информацией

XDA7-XDA0 ("Extemal_Data_Adress_Bus")

Выводы СБИС 82С302. В качестве выходов используются для адресации памяти, представляя собой сигналы МА7—МА0. Также по линиям XDA7—XDA0 идет обмен данными при взаимодействии внутренних устройств в СБИС 82С302 с микропроцессором

Сигнал разрешения передачи данных, формируется устройством управления системой СБИС 82С302. Поступает на вход разрешения внешнего буфера, через который осуществляется передача между шинами XDO—XD7 и МАО—МА7, Активный -низкий уровень сигнала

Сигнал определяет направление передачи данных через внешний буфер между младшими частями периферийной и системной шин (XDO—XD7 и SDO—SD7); низкий уровень сигнала указывает направление с шины SD на шину XD, высокий — обратное направление. Сигнал XDIR формируется дешифратором выбора устройств СБИС 82А304

("Extemal_I/0_Read")

Сигнал считывания из порта ввода/вывода. Принадлежит периферийной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или подсистема ПДП СБИС 82С206. Кроме того, может быть сформирован на СБИС 82А306 сигналом , который способен генерировать вероятный альтернативный ведущий на периферийной плате. Активный — низкий уровень сигнала

("Extemal_l/0_Wnte")

Сигнал записи в порт ввода/вывода. Принадлежит периферийной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или подсистема ПДП СБИС 82С206. Кроме того, может быть сформирован на СБИС 82А306 сигналом , который способен генерировать вероятный альтернативный ведущий на периферийной плате. Активный — низкий уровень сигнала

("Extemal_MemoiY_Read")

Сигнал считывания из памяти. Принадлежит периферийной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или подсистема ПДП СБИС 82С206. Кроме того, может быть сформирован на СБИС 82А306 буферированием сигнала , который способен генерировать вероятный альтернативный ведущий на периферийной плате. Активный — низкий уровень сигнала

("External_Memory_Write")

Сигнал записи в память. Принадлежит периферийной шине управления. Источниками выработки сигнала на системной плате могут служить подсистема управления шиной СБИС 82С301 или, подсистема ПДП СБИС 82С206. Кроме того, может быть сформирован на СБИС 82А306 буферированием сигнала , который способен генерировать вероятный альтернативный ведущий на периферийной плате. Активный — низкий уровень сигнала

("Zero_Wait_State”)

Сигнал информирует систему о том, что периферийное устройство, к которому обратился микропроцессор, готово обменяться данными с ним без дополнительных тактов ожидания, формируется на платах периферийных адаптеров. Передается в устройство ожидания СБИС 82С301. Активный — низкий уровень сигнала

("287_Chip_Select")

Сигнал определяет выбор сопроцессора при обращении к нему центрального процессора. Формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Сигнал не будет сформирован при активизации входного сигнала . Это сделано для того, чтобы запретить формирование сигнала CS287 выбора сопроцессора в циклах подтверждения прерываний, где могут участвовать номера прерываний, совпадающие с номерами портов сопроцессора. Активный — низкий уровень сигнала

("8042_Chip_5elect")

Сигнал определяет выбор контроллера клавиатуры 8042 при обращении к нему центрального процессора, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Активный — низкий уровень сигнала

Vdd ("System_Power")

Напряжение + 5 В системной платы

Vss ("System_Ground")

"Земля" системной платы

Приложение 3. Типовое расположение контактов микропро­цессоров 80286/386/486

Расположение контактов микропроцессора 80286 в корпусе типа PGA

Расположение контактов микропроцессора 80386 в корпусе типа PGA

Расположение контактов микропроцессора 486SX

Расположение контактов микропроцессора 486SX (вид сверху)

Расположение контактов микропроцессора 486SX (вид сверху контактов)

Расположение контактов микропроцессора 487SX (вид сверху)

Расположение контактов микропроцессора 486SX (вид со стороны контактов)

Приложение 4. Назначение контактов микропроцессоров 80286/386/486 Таблица П4.1. Назначение контактов микропроцессора 487SX

•Адрес	Код адреса	Данные	Код данных	Управление	Код управления	Незадействованные контакты	Напряжение питания микропроцессора
							VCC	VSS
А2		DO	A20M#					A3
	D1		ADS#					A4
	D2		AHOLD					A5
	D3		BE0#					A6
	D4		BE1#					A7
	D5		BE2#					A8
	D6		ВЕЗ#					A9
	D7		BLAST#					А10
	D8		BOFF#					A11
	D9		BRDY#					A12
	D10		BREQ#					A13
	D11		BS8#					A14
	D12		BS16#					A15
	D13		CLK					A16
	D14		D/C#					A17
	D15		DPO					A18
	D16		DP1					A19
	D17		DP2					A20
	D18		DP3					A21
	D19		EADS#					A22
	D20		FLUSH#					A23
	D21		HLDA					A24
	D22		HOLD					A25
	D23		INTR					A26
	D24		KEN#					A27
	D25		LOCK#					A28
	D26		M/IO#	III				A29
	D27		NMI					АЗ0
	D28		PCD					А31
	D29		PCHK#
	D30		PWT#
	D31		PLOCK#
			RDY#
			RESET
			TDI
			TDO
			TMS
			W/R#

Таблица П4.2. Назначение контактов сопроцессора 487SX

Адрес	Код адреса	Данные	Код данных	Управление	Код управления	Незадействованные контакты	Напряжение питания
							Vcc	Vss
А2	Q14	D0	P1	A20M#	D15	АЗ	B7	A7
A3	R15	D1	N2	ADS#	S17	А10	В9	А9
А4	S16	D2	N1	AHOLD	А17	А12	В11	A11
AS	Q12	D3	H2	BE0#	K15	А14	С4	B3
А6	S15	D4	МЗ	BE1#	JIB	BID	C5	B4
At	Q13	D5	J2	BE2#	J15	B12	E2	B5
А8	R13	D6	L2	ВЕЗ#	P17	B13	Е16	E1
А9	Q11	D7	L3	BLAST#	RIB	B16	G2	E17
А10	S13	D8	P2	BOFF#	D17	С10	G16	G1
All	R12	D9	D1	BRDY#	H15	C11	H16	G17
А12	S7	D10	E3	BREQ#	Q15	C12	J1	H1
А13	Q10	D11	C1	BS8#	D16	C13	K2	H17
А14	S5	D12	G3	BS10#	C17	C14	K16	K1
А1Э	R7	D13	D2	CLK	C3	G15	L16	K17
А1в	Q9	D14	КЗ	D/C#	M15	R17	M2	L1
А17	Q3	D15	P3	DP0	N3	S4	M16	L17
А18	R5		J3	DP1	F1	D4	P16	M1
А19	Q4	D17	D3	DP2	H3		R3	M17
А20	Q8	D18	C2	DP3	A5		R6	P17
А21	Q5	D19	B1	EADS#	B17		R8	Q2
А22	Q7	D20	A1	FERR#	А13		R9	R4
А23	S3	D21	B2	FLUSH#	C15		R10	S6
А24	Q6	D22	А2	HLDA	P15		R11	S8
А2Э	R2	D23	A4	HOLD	E15		R14	S9
А26	S2	D24	A6	IGNNE#	A15			S10
А27	S2	D25	B6	INTR	A16			S22
А28	R1	D26	C7	KEB#	P15			S12
А29	P2	D27	С6	LOCK#	N15			S14
АЗО	P3	D28	C8	M/IO#	N16
А31	Q1	D29	AB	MP#	B14
		D30	C9	NMI	BIS
		D31	B8	PCD	J17
				PCHK#	Q17
				PWT	L15
				PLOCK#	Q16
				RDY#	P16
				RESET	C16
				W/R#	N17

Дата добавления: 2015-11-13