Элементная баз IBМ РС/ХТ/АТ - совместимых ПК 2 страница

IN1 ("Input")

Вход 1 буфера СБИС 82А306. Сигнал со входа INI через внутренний буфер передается на выход OUTI СБИС 82А306. В анализируемом устройстве не применяется

("lnternipt_Acknowledge")

Сигнал подтверждения прерывания. Формируется системой управления шиной СБИС 82С301 в соответствующем цикле шины. Передается в контроллер прерываний СБИС 82С206, информируя последний о необходимости выставления номера вектора прерывания на шину данных. Кроме того, сигнал INTA поступает в дешифратор выбора устройств СБИС 82С301. Это необходимо для того, чтобы запретить формирование сигнала 287CS выбора сопроцессора в циклах подтверждения прерываний, где могут участвовать номера прерываний, совпадающие с номерами портов сопроцессора.. Активный — низкий уровень сигнала INTA

INTR ("lnteirupt_Request")

Сигнал запроса на прерывание. Вырабатывается контроллером прерываний СБИС 82С206 при поступлении на него запроса маскируемого прерывания. Сигнал передается на соответствующий вывод микропроцессора. Активизация сигнала INTR свидетельствует о необходимости инициирования от микропроцессором цикла подтверждения прерывания, в случае если установлен в единицу бит IF регистра флагов микропроцессора. Микропроцессор опрашивает состояние входа INTR в начале каждой команды. Если сигнал на нем имеет высокий уровень в течение по крайней мере восьми периодов частоты CLK2, процессор выполняет действия по подтверждению прерывания. Для этого он инициирует цикл подтверждения прерывания, выставляя соответствующую комбинацию на выходы состояния. Процесс подтверждения прерывания идет в течение двух смежных циклов шины; при этом сигнал на входе INTR должен поддерживаться активным, как минимум, в первом из них. В конце второго цикла встроенный контроллер прерываний выставляет на линии XD0 — XD7 СБИС 82С302 номер вектора прерываний, который считывается микропроцессором с линий D0—D7. Эти циклы должны быть разделены временем, как минимум 160 нс, что соответствует четырем процессорным тактам холостого хода при работе микропроцессора на частоте 16 МГц. Запретить маскируемые прерывания позволяет команда CLI (в этом случае бит IF флагов устанавливается в нуль)

("l/0_2X_Chip_Select")

Сигнал определяет выбор регистров конфигурации в составе СБИС 82С301 или 82С302 при обращении со стороны центрального процессора, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Активный — низкий уровень сигнала

("l/0_Chaimel_Check")

Сигнал ошибки канала ввода/вывода, формируется на платах периферийных адаптеров. Поступает в логическое устройство немаскируемых прерываний СБИС 82С301, являясь одним из возможных источников выработки сигнала NVI. Кроме того, передается в устройство порта В СБИС 82С301. При обработке немаскируемого прерывания микропроцессор может считать информацию из порта В и, проанализировав состояние соответствующего разряда, определить источник ошибки. Активный — низкий уровень сигнала

IOCHRDY ("l/0_Chanel_Ready")

Сигнал готовности канала ввода/вывода. Низкий уровень сигнала информирует о необходимости ввода в цикл шины, управляемой микропроцессором или контроллером ПДП, дополнительных тактов ожидания (т.е. об увеличении продолжительности цикла шины). Сигнал IOCHRDY формируется на платах периферийных адаптеров. Передается в устройство ожидания СБИС 82С301, где используется в выработке сигнала готовности, передаваемого на соответствующий вход микропроцессора и подсистему контроллера ПДП в составе СБИС 82С206. Кроме того, сигнал IOCHRDY может быть сформирован устройством управления циклами регенерации в составе СБИС 82С302. Сигнал IOCHRDY синхронизируется с сигналом SCLK

("l/0_32-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 32-разрядному порту периферийного устройства. Является входным сигналом подсистемы управления шиной СБИС 82С301, где может быть использован для запрещения командных задержек при таком характере обращений. Активный - низкий уровень сигнала . В анализируемом устройстве не используется (на вход постоянно подано напряжение высокого уровня; это свидетельствует о том, что данная система не имеет 32-разрядных портов ввода/вывода). Сигнал может иметь применение в системе с шиной EISA

("1/0_16-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 16-разрядному порту периферийного устройства. Является входным сигналом подсистемы управления шиной СБИС 82С301. Активный - низкий уровень сигнала I

("l/0_Read")

Сигнал считывания из порта ввода/вывода. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

("l/0_Write")

Сигнал записи в порт ввода/вывода. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате могут служить подсистема управления шиной СБИС 82С301 или контроллер ПДП в составе СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

IRQ1 ("lnternipt_Request"i

IRQ3-IRQ7

IRQ9-IRQ15

Сигналы запросов внешних маскируемых прерываний. Поступают на соответствующие входы СБИС 82С206, в которую встроено устройство, функционально эквивалентное каскадному включению двух контроллеров 8259 (назовем его подсистемой контроллера прерываний). Сигнал IRQI является запросом от клавиатуры, сигнал IRQ 13 — запросом от сопроцессора, остальные запросы формируются адаптерами периферийных устройств и поступают на контроллеры прерываний. Запросы имеют фиксированные уровни приоритетов после инициализации: с IRQ9 по IRQ15, в порядке возрастания (IRQ9 -наивысший среди них для второго контроллера), и с IRQ3 по IRQ7 (IRQ3 — наивысший среди них для первого контроллера). Запросы фиксируются в контроллерах прерываний по фронтам сигналов и должны поддерживаться активными до появления сигнала INTA во втором цикле шины подтверждения прерывания. Источники остальных запросов прерываний находятся внутри СБИС 82С206: IRQO - запрос от канала О интегрального таймера, IRQ2 — запрос для каскадного включения контроллеров, IRQ8 — запрос от устройства часов реального времени

("Low__64_Mega_Byte")

Сигнал определяет обращение к ПЗУ в верхней области адресного пространства объемом 1 Мбайт для совместимости с операциями процессоров 8086/8088. Формируется дешифратором для выбора адресуемой области памяти СБИС 82АЗОЗ. Передается в устройство защелок адреса и сигналов состояния процессора СБИС 82С302. Активный — низкий уровень сигнала

- (Local_Bуte_Enable")

Сигналы формируются СБИС 82А306 из входных сигналов - . Для анализируемого устройства сигналы - участвуют в генерации сигналов стробов адресов строк (CAS) для соответствующих банков ОЗУ

("Local_Data_Enable")

Сигнал разрешения передачи данных. Передается в устройство управления шиной данных в составе СБИС 82А305. Активный — низкий уровень сигнала . В данной системе сигнал не используется

("Low_l/0-Chip_Select")

Сигнал разрешает формирование сигналов выбора устройств на системной плате, являясь входным по отношению к дешифратору устройств ввода/вывода СБИС 82А304. Вырабатывается дешифратором адреса СБИС 82АЗОЗ. Активный — низкий уровень сигнала

(Low_Mega_BYte_Chip_Select")

Сигнал разрешает формирование выходных сигналов SMEMW и SMEMR СБИС 82А306, определяющих доступ к памяти в младшем мегабайте адресного пространства, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304..Активный — низкий уровень сигнала LMEGCS

("Lock")

Сигнал предназначен для блокировки возможного захвата управления системной шиной другим ведущим, формируется микропроцессором. Блокировочные циклы применяются при необходимости неразрывного следования нескольких циклов шины. Как правило, сигнал передается в арбитр шины. Во время действия данного сигнала игнорируется запрос на захват шины по входу HOLD. Активный — низкий уровень сигнала . В анализируемом устройстве сигнал не используется

("Local_Parity_Check")

Сигнал ошибки четности памяти. Вырабатывается генератором контроля четности СБИС 82А306. Поступает в логическое устройство немаскируемых прерываний в составе СБИС 82С301, являясь одним из возможных источников формирования сигнала NMI, И в регистры конфигурации памяти и диагностики в составе СБИС 82С302. Активный — низкий уровень сигнала

МА0-МА9 ("Memory_Address_Bus")

Адресная шина памяти. Используется для адресации памяти. В данной системе шина МА0—МА9 формируется на выводах XDA0-XDA7, DA8 и DA9 СБИС 82С302. Выводы МА СБИС 82АЗОЗ и 82А304 не используются

("Memory_Address_Lcitch_Enable")

Сигнал строба адреса памяти. Формируется подсистемой управления шиной СБИС 82С301. Передается в устройство управления циклами доступа к памяти СБИС 82С302, а также в СБИС 82АЗОЗ и 82А304. Активный - низкий уровень сигнала

("Master")

Сигнал запроса на захват системной шины со стороны процессоров или контроллеров ПДП, которые мо1уг быть установлены на интерфейсных платах (альтернативные ведущие шины). Используется вместе с сигналом DRQ. Устройство сначала формирует сигнал запроса на одну из линий DRA, а затем, получив сигнал подтверждения , может активизировать сигнал . После этого управление системной шиной захватывает альтернативный ведущий; формирует адрес, а затем сигналы чтения и записи. Сигнал передается с канала ввода/вывода на адресные формирователи СБИС 82АЗОЗ и 82А304, указывая направление передачи адресных сигналов между шинами. Активный — низкий уровень сигнала

("Memory_16-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 16-разрядной памяти, которая может быть установлена на интерфейсных платах. Сигнал на этих платах дешифрируется с использованием адресных сигналов LA17—LA23. Является входным сигналом подсистемы управления шиной СБИС 82С301. Активный — низкий уровень сигнала

("Memory_32-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 32-разрядной памяти, которая установлена на периферийных платах. Является входным сигналом подсистемы управления шиной в составе СБИС 82С301, где может быть использован для запрещения командных задержек при таком характере обращений. Активный — низкий уровень сигнала . В данной системе сигнал не используется (на вход подан высокий логический уровень). Имеет применение в системе с шиной EISA

MDO-MD31 С'Memory_Data_Bus")

Шина данных памяти. Соединяет шинные формирователи в СБИС 82В305 с микросхемами памяти. По этим линиям данные записываются в память или считываются из нее

("Memory_Data_Enable")

Сигнал разрешения передачи данных памяти. Формируется устройством управления системой СБИС 82С302. Передается в устройство управления шиной денных СБИС 82В305. Активный — низкий уровень сигнала

("Memory_Read")

Сигнал считывания из памяти. Принадлежит системной шине управления. Источником выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Сигнал также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

("Memory_Write")

Сигнал записи в память. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

М/ ("Memory__lnput-0utput")

Сигнал указывает на обращение микропроцессора к памяти (высокий уровень) или устройствам ввода/вывода (низкий уровень). Является одним из сигналов, определяющим тип цикла шины. Формируется микропроцессором 80386. Передается в. подсистему управления шиной СБИС 82С301, который в соответствии с типом цикла шины выставляет определенные сигналы управления. Кроме того, является входным сигналом СБИС 82А306, где участвует в формировании выходного сигнала

МРЗ-МР0 ("Meinory_Parity")

Контрольные биты байтов 3—0 памяти соответственно. При записи в память по линиям МРЗ—МР0 передаются контрольные биты с соответствующих выводов СБИС 82А306 на микросхемы ОЗУ, а при считывании принимаются на эти выводы для последующего контроля за четностью

("Next_Address")

Сигнал заставляет процессор вырабатывать в текущем цикле шины сигналы адреса и состояния для следующего цикла шины (конвейеризация шины) независимо от уровня сигнала . Конвейеризация шины позволяет циклам шины перекрываться по времени. Это увеличивает время обращения к памяти и устройствам ввода/вывода

NMI ("Non-maskable_lnterrupt")

Сигнал запроса немаскируемого прерывания, формируется устройством немаскируемых прерываний в составе СБИС 82С301 в результате выявления ошибки четности памяти или ошибки канала ввода/вывода. Сигнал передается на соответствующий вход микропроцессора. При активизации сигнала NMI сигнал считается действительным, если он имел низкий уровень напряжения на протяжении восьми периодов CLK2 до перехода и поддерживал высокий уровень напряжения в течение восьми периодов CLK2 после него) микропроцессор переходит к выполнению программы обработки немаскируемого прерывания (соответствует входу 2 в таблицу IDT), вне зависимости от состояния бита IF регистра флагов. При этом процессор не будет обслуживать запросы по входу NMI, пока не обработает предыдущий запрос

(Non-maskable_lnterrupt_Register_Chip_Select)

Сигнал определяет выбор регистра немаскируемых прерываний (порт с адресом 70h) СБИС 82С301 при обращении к нему центрального процессора, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. ' Активный - низкий уровень сигнала

OSC ("Oscillator")

Сигнал частотой 14,318 МГц. Вырабатывается тактовым генератором СБИС 82А306. Передается на разъемы расширения системной шины и может быть использован для синхронизации отдельных периферийных устройств, не имеющих собственного генератора

OSC1 ("0scillator_1")

Вход для частоты (как правило, 32,768 Гц), синхронизирующей часы реального времени в составе СБИС 82С206

OSC/12 ("0scillator_1/12")

(TMRCLK)

Сигнал частотой 1,19 МГц. формируется тактовым генератором и делителем СБИС 82А306. Предназначен для синхронизации счетчиков интервального таймера СБИС 82С206 (поступает на входы TMRCLK). Кроме того, передается в устройство управления циклами доступа к памяти СБИС 82С302

OUT1 ("0utput_1")

Выход буфера 1 СБИС 82А306. В анализируемом устройстве не используется

OUT2 ("0ut_2")

Сигнал является выходом канала 2 интервального таймера СБИС 82С206. Используется для реализации звукового сигнала

("Parity_Check")

Сигнал ошибки четности памяти, формируется устройством управления системой СБИС 82С302. Поступает в устройство контроля четности СБИС 82А306, где используется в выработке сигнала . Активный — низкий уровень сигнала

("Parity_Enable")

Сигнал разрешения контроля четности памяти. Формируется устройством управления системой СБИС 82С302. Поступает в устройство контроля четности СБИС 82А306, где используется в выработке сигнала . Активный — низкий уровень сигнала

PEREQ ("Pereq")

Сигнал используется для запроса сопроцессором данных от микропроцессора 80386

("Port_B_Chip__Select")

Сигнал определяет выбор периферийного порта В (порт с адресом 61h) СБИС 82С301 при обращении к нему центрального процессора. Формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Активный — низкий уровень сигнала

РР0-РРЗ ("Parital_Parity")

Биты контроля четности для байтов 0—3 памяти соответственно. Вырабатываются генератором контроля четности СБИС 82В305. Записываются в девятые по счету биты ячеек памяти для соответствующих банков

PPL3-PPL0 ("Parital_Parity_Low_Bits")

Биты контроля четности соответствующих байтов памяти. Вырабатываются генератором контроля четности СБИС 82В305. Передаются на СБИС 82А306, где используются в генерации контрольных бит, записываемых в соответствующие микросхемы памяти

РРН0-РРНЗ ("Parital_Parity-High_Bits")

Биты контроля четности байтов памяти. Вырабатываются генератором контроля четности СБИС 82В305. Передаются на СБИС 82А306, где используются в генерации контрольных бит, записываемых в микросхемы памяти

Сигнал является входным по отношению к СБИС 82С206. Используется для установки определенных значений в регистрах конфигурации СБИС 82С206. Соединяется с цепями батареи, поддерживающей работу устройства часов реального времени при отключенном питании

PWRGD ("Power_Good")

Сигнал нормального электропитания. Является входным сигналом СБИС 82С206. Низкий уровень сигнала отключает все выводы СБИС 82С206 от шин процессора. В этом режиме снижается мощность, потребляемая СБИС от источника питания. При включенном компьютере на входе PWRGD СБИС 82С206 должен присутствовать сигнал высокого уровня

, ("Row_Address_Strobe")

,

Сигналы стробов адреса строки ОЗУ для соответствующих банков памяти. Вырабатывается устройством управления ОЗУ СБИС 82С302. По этим сигналам во внутренние регистры микросхем записывается адрес строки выбираемой ячейки памяти. Активные — низкие уровни сигналов

("Ready")

Сигнал готовности, формируется СБИС 82С301. Синхронизирован с сигналом . В начале каждого исполняемого цикла шины сигнал плавно переводится в неактивное состояние. В свою очередь, активный низкий уровень сигнала указывает процессору на возможность завершения текущего цикла шины (анализ уровня сигнала производится по спадам импульсов CLK2 в конце такта команды). Сигнал поступает на соответствующие входы микропроцессора и сопроцессора

RDRV ("Reset_Drive")

Сигнал используется для сброса (начальной установки) периферийных устройств, формируется на СБИС 82А306 (с использованием входного сигнала RESET) и передается сигналом RESET_DRV на разъемы расширения системной шины

("Refresh")

Сигнал регенерации памяти, формируется устройством регенерации СБИС 82С301 после формирования сигнала запроса на регенерацию REFREQ и подтверждения захвата шины генерацией сигнала HLDA со стороны центрального процессора. Кроме того, может быть сформирован на платах периферийных адаптеров. Сигнал REF используется для регенерации очередной строки ОЗУ. Передается в устройство управления циклами регенерации ОЗУ в составе СБИС 82С302, счетчик регенерации памяти СБИС 82А304, адресные формирователи СБИС 82АЗОЗ, мультиплексоры и буферы шины управления СБИС 82А306. Активный — низкий уровень сигнала

REFREQ ("Refresh_Request")

(OUT1)

Сигнал запроса на регенерацию динамической памяти. Инициатором данного сигнала является выходной сигнал канала 1 таймера СБИС 82С206 (вывод OUTI), задающего интервалы регенерации. Передается в арбитр шины и устройство управления регенерацией памяти СБИС 82С301, участвуя в формировании сигнала регенерации

RESET ("Reset")

Сигнал предназначен для сброса или инициализации микропроцессора 80386. Процессор прекращает работу при обнаружении на линии RESET изменения уровня сигнала (при переходе сигнала с низкого на высокий уровень). По окончании действия сигнала RESET (при переходе из высокого состояния в низкое) микропроцессор переходит на выполнение команд со стартового адреса. Сигнал RESET вырабатывается системным синхрогенератором. Для обеспечения инициализации сигнал RESET должен поддерживаться активным на протяжении по крайней мере 15 периодов CLK2, а в случае самотестирования — 80 периодов CLK2. По сигналу RESET на выводах шины данных процессора устанавливается третье состояние, на выводах W/ , M / , HLDA, ВЕЗ — ВЕР — низкое состояние, а на выводах , D/ , , А31-А2 - высокое

("Reset_1")

Сигнал определяет системный сброс после подачи напряжения питания или нажатия кнопки сброса. Является входным сигналом сброса процессора и системы СБИС 82С301. Сигнал используется в выработке сигналов RESET3 и RESET4 (выходных сигналов СБИС 82С301)

("Reset_2")

Сигнал определяет программный сброс микропроцессора, вызывая активизацию сигнала. вырабатывается контроллером клавиатуры 8042 после получения специальной команды от микропроцессора и передается на вход устройства сброса процессора и системы СБИС 82С301

RESET3 ("Reset_3")

Сигнал сброса центрального процессора. Вырабатывается устройством сброса процессора и СБИС 82С301 при активизации сигналов или либо в состоянии "Выключение" (данный цикл шины сопровождается установкой сигналов М/10, SO, SI и А1 в состояние низкого логического уровня)

Дата добавления: 2015-11-13